半导体器件制造技术

一种环形Ｐ↑［＋］型扩散区以包围单个内部电路区的方式形成于Ｐ型衬底的上表面上。分路线形成于直接包括Ｐ型衬底上的Ｐ↑［＋］型扩散区的上面在内的区域中。分路线通过多个接头与Ｐ↑［＋］型扩散区相连接。分路线具有环形环部件包围着内部电路区。曲折型电感器从环部件中引出，并且曲折型电感器的一端与接地线相连接。谐振电路是通过寄生电容器和分路线的电感来形成的。寄生电容器形成于Ｐ型衬底上的分路线和Ｐ↑［＋］型扩散区之间。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有保护环的半导体器件。
技术介绍
半导体器件具有多个电路区形成于单个半导体衬底上。因此，单个电路区所产生的噪声可以被传送到另一个电路区并且影响这里电路的工作。这种影响在具有数字电路和模拟电路的系统LSI中尤为严重，因为模拟电路尤其易受衬底噪声的影响。例如，日本专利公开发表号H9-326468/1997和日本专利公开发表号2001-44277公开了在形成作为噪声源的电路的电路区(下文称为“噪声源电路区”)和形成易受衬底噪声影响的电路的电路区(下文称为“易损电路区”)之间形成保护环的技术，以便限制衬底噪声的传播。图1为平面图，示出了具有保护环的现有半导体器件。如图1所示，内部电路区2a和2b以一定间距形成于P型衬底1的上表面上。例如，内部电路区2a为噪声源电路区，内部电路区2b为易损电路区。P+型扩散区(图中未示出)以包围着内部电路区2b的方式形成于P型衬底1的上表面，并且用作保护环。分路线44直接形成于P+型扩散区的上部，并且通过多个接头(图中未示出)与P+型扩散区相连接。分路线44与施加了接地电势的接地线GND相连接。在如图1所示的现有半导体器件中，接地电势经由接本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，具有形成于该半导体衬底的上表面上的多个电路区；导电区，形成于所述多个电路区中的两个电路区之间，以及形成于所述本导体衬底的所述上表面上；布线，位于与所述导电区相连接的所述半导体衬底上， 并且当施加参考电势时，它与所述半导体衬底上的所述导电区一起形成电容器；以及电感器，与所述布线相连接，并且与所述电容器一起形成谐振电路。

【技术特征摘要】
JP 2003-4-28 124411/20031.一种半导体器件，包括半导体衬底，具有形成于该半导体衬底的上表面上的多个电路区；导电区，形成于所述多个电路区中的两个电路区之间，以及形成于所述本导体衬底的所述上表面上；布线，位于与所述导电区相连接的所述半导体衬底上，并且当施加参考电势时，它与所述半导体衬底上的所述导电区一起形成电容器；以及电感器，与所述布线相连接，并且与所述电容器一起形成谐振电路。2.如权利要求1所述的半导体器件，其中所述电感器的一端与所述布线相连接，并且所述电感器的另一端被施以所述参考电势。3.如权利要求1所述的半导体器件，进一步包括一端连接到所述布线的电容器。4.如权利要求3所述的半导体器件，其中所述电容器的另一端与所述导电区相连接。5.如权利要求...

【专利技术属性】
技术研发人员：山本良太，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]