一种可提高接地品质的半导体封装件，其特征在于，该半导体封装件包括： 导线架本体，具有至少一芯片座、连接该芯片座且支撑该芯片座的多个系杆、与分布于该芯片座周围的多个管脚； 接地部，包括与该系杆连接的第一接地部以及与该芯片座连接的第二接地部中的至少一个，其中，每一第一接地部间互不连接，而每一第二接地部间也互不连接； 至少一芯片，接在该芯片座上，与多个管脚和接地部电性连接；以及 包覆该芯片与接地部的封装胶体。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术是关于一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，特别是关于一种可避免接地区域在高温下变形，提高接地品质的半导体封装件及用于该半导体封装件的导线架。
技术介绍
传统以导线架(Lead Frame)为芯片承载件的半导体封装件，例如四方扁平式半导体封装件(Quad Flat Package，QFP)或四方扁平无管脚式(Quad Flat Non-leaded，QFN)半导体封装件等，其制作方式都是在一具有芯片座(Die Pad)及多个管脚(Lead)的导线架上粘置一半导体芯片，还通过多条金线(Wire)电性连接该芯片表面上的焊垫(Pad)与其对应的多个管脚，以一封装胶体包覆该芯片及金线而形成一半导体封装件，同时，也可设计使该芯片座的一表面外露于该封装胶体外，成为一芯片座外露(Exposed Pad)型封装件，通过该芯片座加速散逸该芯片上的热量。由于封装件上芯片集成度的提高，为了保证电性品质和减少噪声，在进行封装件的结构设计时，往往必须使该芯片具有接地(Ground)与电源(Power)功能，使其符合电性要求，所以有时也采用将接地线接置在该导线架的芯片座上的设计，此设计中由于该接地线是焊接在该芯片座的周围，所以，当该芯片座与封装胶体间因热膨胀系数差异产生分层时，极易导致该接地线的断裂，造成电性品质的下降，尤其对于芯片座外露型的封装件而言，更是会由于芯片座不易受封装胶体的夹持而增加其分层的可能。因此，例如美国专利第5,196,725号案、第5,237,202号案、第5,399,809号案、第5,734,198号案与第5,777,265号案等多层(Multi-Layer)导线架的相关封装结构就因此而生，这些专利改变了将接地线焊接至芯片座的设计，其配置一独立的接地层(Ground Plane)与电源层(PowerPlane)，通过接地线与电源线电性连接芯片上所对应的接地垫与电源垫，从而提供电源并达到减少噪声的效果；对这种类型的现有封装件而言，其多层导线架的结构过于复杂，且所使用的导线架材料也过多，形成制程与成本上的负担，特别是在今日封装件尺寸日益缩小的趋势下，这限制产量的提高。因此，美国专利第5,814,877号案，提出一种可降低成本与制程复杂度、同时又不会受芯片座分层影响的单层导线架设计。如图5A、图5B所示，在该导线架60的芯片座61周围隔离出一接地环62(GroundRing)，与芯片63上的接地垫电性连接，通过此单层设计解决制程与成本上的问题；此外，该也有技术针对芯片座外露型封装件，通过形成于导线架上的接地环设计，避免芯片座与封装胶体间分层时会伤及接地焊点品质的缺点，例如图6A、图6B所示的美国专利第6,437,427号案的导线架70与封装件，就是通过与该芯片座71隔离出来的接地环73，提供接地功能，并防止芯片座分层时(如图6B所示)会造成接地焊线断裂的情况；图7A、图7B所示的美国专利第6,380,048号案是另一种有接地环的半导体封装件，也是在导线架80上的芯片座81周围隔离一接地环82进行接地，其是用S型的系杆83，连接该芯片座81与接地环82，将两者间定义成预定形状的对称镂空区域84，释放模压制程中的热压力，并借由封装胶体85对该镂空区域83的充填，强化对该导线架80的定位。对于所有现有技术所揭示的环状接地环，虽可解决多层导线架的制程与成本问题，也可预防后续制程对其接地线的破坏，但由于其所设计的接地环均是一连续环状结构，因此，当进行后续上片固化(DieBond Curing)、焊线(Wire Bonding)与模压(Molding)等高温制程，以及在进行其它高温可靠性测试时，此一升温效应将使该接地环产生如图8A、图8B所示的变形、弯曲，这是因为当温度升高，使该接地环的金属材料膨胀时，该接地环各边两端皆受其连续结构的束缚(Constrain)，使其膨胀的热压力难以释放，将使该接地环各边同时产生如图8B所示的挤压变形，形成材料力学中柱状(Column)结构常见的热弯曲(Buckle)破坏；此一变形现象使得该接地环的各边无法维持平面状态，而增加接地线的焊线步骤的困难，即使顺利焊接，也可能在变形时发生焊线断裂等电性品质问题，同时，当以冲压(Stamping)制程制作具有该连续环状接地环的导线架时，其冲压力将极易在该环状结构间留下残留压力(Residual Stress)，在后续高温制程时，会导致该接地环各边的弯曲变形，产生降伏(Yield)现象，造成该接地环的塑性(Plastic)变形，使其弯曲结构难以还原，从而破坏该封装件。因此，对于上述美国专利第5,814,877号案、第6,437,427号案与第6,380,048号案等现有技术而言，其连续接地环结构虽可解决过去存在的成本或制程问题，却衍生出高温下变形的品质限制，特别是对于图7A、图7B所示的美国专利第6,380,048号案而言，其S型系杆83设计，虽释放了模压制程中的热压力，但该结构释放的压力仅是连接该芯片垫81与接地环82的系杆83的压力，而如图9A的箭头所示，通过该特殊形状的镂空区域84，提供该系杆83的热变形空间，但是，对于两端束缚的接地环82各边而言，其热压力仍因其束缚而难以释放，同样将如图9B所示，在该环状各边上产生上述的弯曲变形，进而导致电性连接的问题，或导致如图9C所示的接地线86断裂现象，因此，该案专利技术的S型系杆83显然仍难以克服这一严重的弯曲问题。因此，如何开发一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，即能发挥芯片的接地功能，同时还可避免其接地区域在高温制程中产生弯曲变形，造成接地线的断裂，确实是这一相关研发领域需要迫切面对的课题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的目的在于提供一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，以避免其接地区域在高温下产生变形。本专利技术的还一目的在于提供一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，以避免接地线难以焊接的问题。本专利技术的另一目的在于提供一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，以避免接地线断裂的问题。本专利技术的再一目的在于提供一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，以释放其接地区域上的热压力。本专利技术的又一目的即在提供一种可提高接地品质的半导体封装件及用于该半导体封装件的导线架，以降低该导线架在制造过程中的残留压力。为达到上述及其它目的，本专利技术提供的可提高接地品质的半导体封装件包括导线架本体，具有至少一芯片座、连接该芯片座且支撑该芯片座的多个系杆、分布于该芯片座周围的多个管脚；接地部，包括与该系杆连接的第一接地部以及与该芯片座连接的第二接地部中的至少一个，其中，每一第一接地部间互不连接，而每一第二接地部间也互不连接；至少一芯片，接置在该芯片座上且电性连接至该多个管脚与该接地部；以及包覆该芯片与接地部的封装胶体。上述的第一接地部与第二接地部间也互不连接，且该半导体封装件上的每一系杆的两侧上均形成有该第一接地部，而该芯片座的每一边缘上也均形成有该第二接地部；同时，该第一接地部可设计成与该芯片座连接，也可设计成未与该芯片座连接，其中，当该第一接地部与该芯片座本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种可提高接地品质的半导体封装件，其特征在于，该半导体封装件包括导线架本体，具有至少一芯片座、连接该芯片座且支撑该芯片座的多个系杆、与分布于该芯片座周围的多个管脚；接地部，包括与该系杆连接的第一接地部以及与该芯片座连接的第二接地部中的至少一个，其中，每一第一接地部间互不连接，而每一第二接地部间也互不连接；至少一芯片，接在该芯片座上，与多个管脚和接地部电性连接；以及包覆该芯片与接地部的封装胶体。2.如权利要求1所述的半导体封装件，其特征在于，该第一接地部与第二接地部间互不连接。3.如权利要求1所述的半导体封装件，其特征在于，该第一接地部与该芯片座连接。4.如权利要求1所述的半导体封装件，其特征在于，该第一接地部未与该芯片座连接。5.如权利要求3所述的半导体封装件，其特征在于，该第一接地部包括相互连接，且与该系杆围成一镂空区域的接地区与连接区。6.如权利要求4所述的半导体封装件，其特征在于，该第一接地部是一长条形接地区。7.如权利要求1所述的半导体封装件，其特征在于，该第二接地部未与该系杆连接。8.如权利要求7所述的半导体封装件，其特征在于，该第二接地部包括相互连接，且与该芯片座边缘围置成一镂空区域的接地区与连接区。9.如权利要求1所述的半导体封装件，其特征在于，每一系杆上均有该第一接地部。10.如权利要求1所述的半导体封装件，其特征在于，该第一接地部分别位列于该系杆的两侧。11.如权利要求1所述的半导体封装件，其特征在于，该芯片座的每一边缘上均有该第二接地部。12.如权利要求1所述的半导体封装件，其特征在于，该系杆与该芯片座的角缘连接。13.如权利要求1所述的半...
【专利技术属性】
技术研发人员：李义雄，李春源，陈韦宏，黄世尊，云智勇，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。