用于使得存储器阵列区域小型化的布局方法技术

在其中形成通孔的部分上形成具有相同宽度的位线和一对的两条钨布线，使得该位线和钨布线以规则间隔布置。在该钨布线之间形成用于连接到另一布线层连接的通孔。在该通孔上形成由钨制成的连接布线，从而在该通孔周围具有预先确定的裕度。在光刻处理中，形成具有足够小使得光致抗蚀剂感测不到的宽度的狭缝，从而其跨越在通孔上。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本方面涉及一种用于在一个布线层上基本上平行地构图布线的布局方法，其中该布线层在存储器阵列区域中具有用于和在另一布线层上的布线进行连接的连接孔。
技术介绍
在现今的半导体处理中，推动小型化以使得总尺寸更小。而且，在存储器阵列区域中，随着存储器单元的小型化，布线宽度和布线的间隔被制成更小。但是，具有例如读出放大器(sense amplifier)、子字驱动器、或转移栅极(transfer gate)的器件部分不能达到存储器单元部分的小型化程度。这样，存储器单元部分和器件部分之间的缩小比率的差异日益增长。例如，在如图1所示的折叠式比特存储器阵列区域中，布置了单元1，位线2，字线3，读出放大器4(在下文中，简写为SA)，子字驱动器5(在下文中，简写为SW)，以及其它控制线。在图中分别垂直和水平地布置多条位线2和多条字线3。在垂直的位线2和水平的字线3的交叉点处二维地设置单元1。在每一交叉点设置一个单元1。每一单元1由例如由晶体管和单元电容组成的动态存储器单元实现。很多对True和Bar的互补(complementary)线定义了位线2。每一对位线2和SA4之一相连接，为了布局区域的方便，本文档来自技高网...

【技术保护点】
一种布局方法，其用于在一个布线层上基本上平行地形成多条布线，该布线层在存储器阵列区域中具有至少一个用于连接到另一布线层上的布线的连接孔，该方法包括下面的步骤：　　　　以相等的间隔形成多条布线，该多条布线具有相同的宽度，并且以规则的孔距布置；以及　　　　在两个相邻布线之间形成所述至少一个连接孔。

【技术特征摘要】
JP 2003-6-27 184012/20031.一种布局方法，其用于在一个布线层上基本上平行地形成多条布线，该布线层在存储器阵列区域中具有至少一个用于连接到另一布线层上的布线的连接孔，该方法包括下面的步骤以相等的间隔形成多条布线，该多条布线具有相同的宽度，并且以规则的孔距布置；以及在两个相邻布线之间形成所述至少一个连接孔。2.如权利要求1所述的布局方法，进一步包括以下步骤以布线图形的连接布线来覆盖所述至少一个连接孔。3.如权利要求1所述的布局方法，其中L/S的比率是一，其中L表示多...

【专利技术属性】
技术研发人员：渡边由布子，荒井公司，成井诚司，
申请(专利权)人：尔必达存储器株式会社，株式会社日立ULSI系统，株式会社日立制作所，
类型：发明
国别省市：JP[日本]