一种FPGA元构件布局区域分配方法组成比例

技术编号:5328110 阅读:239 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及一种FPGA元构件布局区域分配方法。所述FPGA元构件布局区域分配方法,首先获取对应FPGA硬件构件的元构件;并对所述FPGA元构件进行预处理,计算其所占逻辑块资源;然后根据FPGA元构件之间以及和外部端口之间的连接关系利用二次解析法求得FPGA元构件的最佳理论位置;根据目标布局区域内各个FPGA元构件的理论位置坐标和其占用资源对布局区域进行理论分割;根据理论分割资源比值与各物理分割点物理分割资源比值,确定分割线;根据分割线对FPGA元构件集合分配布局区域;选择任一分配给多元构件集合的布局区域为新的目标布局区域;继续对新的目标布局区域进行分割,直到所有FPGA元构件都被分配到相应的布局区域。

【技术实现步骤摘要】

本专利技术涉及计算机网络
,更具体地说,涉及一种FPGA元构件布局区域分 配方法。
技术介绍
随着IP (Internet Protocol,网络之间互连的协议)网络的蓬勃发展、新的应用 不断涌现,用户对网络带宽的要求也越来越高。运营商采用OC — 192 (IO(^bps)接口的光纤 传输大大提高了光传输网络的容量,而路由器作为网络的主要节点设备,其处理速度就成 为网络通信的主要瓶颈之一。在核心路由器设计中,转发引擎往往成为限制路由器性能提高的瓶颈,这不仅 是因为其功能的复杂性,更重要的是因为数据包的可用时间单元(ATU,available time unit)不断地减少。例如网络接口速率为10(ibp时,对40字节IP包而言,IP包的ATU仅 为32ns,而当速率为40(ibpS时,ATU仅为8ns。ATU指的是路由器处理单个任务的最大允许 时间,在进行各种任务的处理时,要求每一任务必须在ATU时间内完成,否则将导致数据包 阻塞和丢弃。要在这么短的时间里完成复杂的IP报文处理,必须采用流水线设计。考虑到 FPGA (Field Programmable Gate Arra本文档来自技高网...

【技术保护点】
一种FPGA元构件布局区域分配方法,首先获取对应FPGA硬件构件的元构件(301);并对所述FPGA元构件进行预处理,计算其所占逻辑块资源(302);其特征在于,所述FPGA元构件布局区域分配方法,还包括下述步骤:根据FPGA元构件之间以及和外部端口之间的连接关系利用二次解析法求得FPGA元构件的理论位置(303);根据目标布局区域内各个FPGA元构件的理论位置坐标和其占用资源对布局区域进行理论分割(304);根据理论分割资源比值与各物理分割点物理分割资源比值,确定分割线(305);根据分割线对FPGA元构件集合分配布局区域(306);选择任一分配给多元构件集合的布局区域为新的目标布局区域(3...

【技术特征摘要】

【专利技术属性】
技术研发人员:兰巨龙李鹏王保进黄万伟王婷邬钧霆韩晓亚王志明赵靓
申请(专利权)人:中国人民解放军信息工程大学
类型:发明
国别省市:41[中国|河南]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1