制造非挥发性存储器晶体管的方法技术

本发明专利技术揭示一种制造非挥发性存储器晶体管的方法，当采用次微米技术时该方法能够最小化面积。该方法包括：形成沟槽、Ｎ＋型掺杂区；蚀刻硅基板；对一选择晶体管的临限电压Ｖｔ控制离子注入，形成多个离子注入区；形成ｐｏｌｙ－１、回蚀该ｐｏｌｙ－１层；形成单元晶体管的Ｎ＋源极结，形成多个Ｎ＋离子注入区；形成ＥＥＰＲＯＭ的通道；形成多个单元临限电压离子注入区；形成单元栅氧化物膜；形成ｐｏｌｙ－２层；形成单元Ｎ型漏极结，形成单元Ｎ型漏极结区；蚀刻多晶硅２层成为控制栅极；形成一ｐｏｌｙ－３层；以及填充一氧化物膜，以便渗透到ｐｏｌｙ－３层、氧化物膜、ｐｏｌｙ－２层、单元栅氧化物膜、多晶硅１层以及多晶硅１层下方的氧化物膜。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体装置的方法，具体而言，本专利技术涉及一种，当采用次微米技术时该方法能够最小化面积。
技术介绍
图1显示用于解说根据现有技术的制造电可擦除可编程只读存储器(EEPROM)结构基本条件的断面图。下列表格1呈现编程、擦除及读取EEPROM结构的作业。表格1 如图1及表格1所示，藉由F-N隧穿法，在编程期间施加偏压，沿着一隧穿窗将高温电子注入多晶硅1(poly-1)。以此方式递增临限电压Vt，而在读取期间形成一关闭状态晶体管(off-transistor)。另外，藉由F-N隧穿法，在擦除期间施加偏压，使高温电子沿着该隧穿窗从多晶硅1流出，以此方式降低单元临限电压Vt，而一开启状态晶体管(turn-on transistor)。在此方式中，具有一选择晶体管的EEPROM单元具有相对大的单位单元面积(unit cell area)，随着将单位单元面积降低至次微米以下，也会降低单元大小(cell size)的竞争优势(competitive power)，所以减小单元大小极为困难。
技术实现思路
本专利技术的设计是考虑到现有技术的问题，因此，本专利技术目的是提供一种，当采用次微米技术时该方法能够最小化面积。为了达成上述的目的，根据本专利技术提供一种，包括下列步骤在一硅基板上形成一预先决定形状的沟槽；形成一N+型掺杂区；蚀刻该硅基板；针对一选择晶体管的临限电压Vt控制离子注入，藉由实行倾斜离子注入法(inclined ion implantation)，在该沟槽的多个侧边上形成多个离子注入区；藉由沉积一氧化物膜，接着沉积当做该选择晶体管的一栅节点的多晶硅1，以形成一多晶硅1层。在形成该多晶硅1层后，回蚀该多晶硅1层；藉由实行N型离子注入法来形成一单元晶体管的N+源极结，以此方式形成多个N+离子注入区；藉由额外蚀刻该硅基板来形成一EEPROM的一通道；藉由实行离子注入法来控制该单元的通道的临限电压Vt，以此方式形成多个单元临限电压离子注入区；在单元临限电压离子注入之后，进行该单元的栅氧化，以形成一单元栅氧化物膜；藉由沉积多晶硅2(poly-2)，然后进行回蚀，以形成一多晶硅2层；藉由实行离子注入法来形成一单元N型漏极结，以此方式形成多个单元N型漏极结区；蚀刻该多晶硅2层成为一预先决定形状，以便形成一局部重叠该多晶硅2的单元的控制栅极；藉由沉积一氧化物膜、沉积多晶硅3(poly-3)及回蚀，来形成一多晶硅3层；以及填充一氧化物膜，以便图案化成为该多晶硅3层、该氧化物膜、该多晶硅2层、该单元栅氧化物膜、该多晶硅1层以及该多晶硅1层下方的氧化物膜。附图说明从前文中参考附图的具体实施例详细说明，将可明白本专利技术的其他目的及观点，其中图1显示用于解说根据现有技术的制造电可擦除可编程只读存储器(EEPROM)结构基本条件的断面图；以及图2a到图2r显示一种根据本专利技术优选实施例的的断面图。附图代表符号说明 100 硅基板102 第一光致抗蚀剂层104 沟槽108 N+型掺杂区110 离子注入区112 氧化物膜116 多晶硅1层118 第二光致抗蚀剂120 N+离子注入区122 第三光致抗蚀剂123 单元临限电压离子注入区124 单元栅氧化物膜128 多晶硅2层130 第四光致抗蚀剂132 N型漏极结区134 第五光致抗蚀剂135 氧化物膜136 多晶硅3层138 沟槽139 第六光致抗蚀剂140 氧化物膜具体实施方式下文中将参考附图来详细说明本专利技术的优选实施例。此外，下列具体实施例仅供解说用途，而不是限制本专利技术的范畴。图2a到图2r显示一种根据本专利技术优选实施例的的断面图。首先，如图2a所示，在一硅基板100上形成一预先决定形状的光致抗蚀剂层102。接着，使用该预先决定形状的光致抗蚀剂层102当做一光掩模，将该硅基板100蚀刻至一预先决定深度，以此方式形成一沟槽104。在蚀刻该硅基板100期间，执行蚀刻的优选方式为，尽可能形成直角以使一蚀刻区几乎不会倾斜。继续如图2b所示，为了形成一NVM(非挥发性存储器)单元的N+源极结，使用N型掺杂物来执行离子注入法，以便形成一N+型掺杂区108。下一步骤，如图2c所示，在不移除预先决定形状的该第一光致抗蚀剂层102情况下，对该硅基板100执行额外蚀刻。执行此额外蚀刻是为了，蚀刻该离子注入的该N型掺杂区至图2b所示的该沟槽104的多个侧边。以后，该等硅蚀刻的侧边会形成一选择晶体管的一通道部分。并且如图2d所示，针对该选择晶体管的临限电压Vt控制离子注入，实行倾斜离子注入法，以便在该沟槽104的该等侧边上形成多个离子注入区110。继续如图2e所示，沉积一氧化物膜112，接着沉积当做该选择晶体管的一栅节点的多晶硅1，以形成一多晶硅1层116，并且接着执行POCL3掺杂以掺杂多晶硅1(或注入、掺杂及退火处理N型离子)。继续如图2f所示，形成该多晶硅1层116，回蚀该多晶硅1层116。执行该回蚀的优选方式为，使回蚀量约为该硅蚀刻表面厚度的三分之一。然后如图2g所示，形成一预先决定形状的第二光致抗蚀剂118。接着，藉由实行N型离子注入法来获得多个N+离子注入区120，以便形成一单元晶体管的N+源极结。下一步骤，如图2b所示，移除预先决定形状的该第二光致抗蚀剂，接着形成一预先决定形状的第三光致抗蚀剂122，以便执行一额外硅蚀刻。继续使用该预先决定形状的第三光致抗蚀剂122当做一光掩模，额外蚀刻该硅基板100，以形成一EEPROM的一通道。并且如图2i所示，在硅蚀刻过程中，由于介于硅晶片与该回蚀的多晶硅1层116之间的一步进(stepped)部分，导致在蚀刻之后会在该单元的该N+源极结的形成一步进部分。接着，执行离子注入法以控制该单元的通道的临限电压Vt，以此方式形成多个单元临限电压离子注入区123。继续如图2j所示，在单元临限电压离子注入之后，进行该单元的栅氧化，以形成一单元栅氧化物膜124。下一步骤，如图2k所示，沉积并接着回蚀多晶硅2，以形成一多晶硅2层128。之后利用该多晶硅2层128当做该单元的一浮置多晶硅，在多晶硅2沉积后，藉由执行POCL3或N型离子注入并且接着退火处理，执行该多晶硅2掺杂。下一步骤，如图2l所示，涂布一预先决定形状的第四光致抗蚀剂130，接着执行离子注入法来形成一单元N型漏极结，以此方式形成多个单元N型漏极结区132。并且如图2m所示，涂布一预先决定形状的第五光致抗蚀剂134，接着蚀刻该多晶硅2层128成为一预先决定形状，以此方式形成一局部重叠该多晶硅2的单元的控制栅极。继续如图2n所示，沉积一氧化物膜135，接着沉积多晶硅3。然后，执行回蚀制造方法以形成一多晶硅3层136。在此情况下，还会藉由基于掺杂目的来执行POCL3或N型离子注入并且接着退火处理，以此方式执行掺杂。以后，该多晶硅3层135当做该单元的一控制栅节点。然后如图2o所示，形成一预先决定形状的第六光致抗蚀剂139，接着使用该预先决定形状的第六光致抗蚀剂139当做一光掩模，同时蚀刻该多晶硅3层136、该氧化物膜135、该多晶硅2层128、该单元栅氧化物膜124、该回蚀的多晶硅1层116以及该氧化物膜112，以此方式形成一沟槽138。下一步骤，本文档来自技高网...

【技术保护点】
一种制造非挥发性存储器晶体管的方法，包括下列步骤：在一硅基板上形成一预先决定形状的沟槽；形成一Ｎ＋型掺杂区；蚀刻该硅基板；针对一选择晶体管的临限电压Ｖｔ控制离子注入，藉由实行倾斜离子注入法，在该沟槽的多个侧边上形成多个离子注入区；藉由沉积一氧化物膜，接着沉积当做该选择晶体管的一栅节点的多晶硅１，以形成一多晶硅１层。　在形成该多晶硅１层（ｐｏｌｙ－１）后，回蚀该多晶硅１层；藉由实行Ｎ型离子注入法来形成一单元晶体管的Ｎ＋源极结，以此方式形成多个Ｎ＋离子注入区；藉由额外蚀刻该硅基板来形成一ＥＥＰＲＯＭ的一通道；藉由实行离子注入法来控制该单元的通道的临限电压Ｖｔ，以此方式形成多个单元临限电压离子注入区；在单元临限电压离子注入之后，进行该单元的栅氧化，以形成一单元栅氧化物膜；藉由沉积多晶硅２（ｐｏｌｙ－２），然后进行回蚀，以形成一多晶硅２层；藉由实行离子注入法来形成一单元Ｎ型漏极结，以此方式形成多个单元Ｎ型漏极结区；蚀刻该多晶硅２层成为一预先决定形状，以便形成一局部重叠该多晶硅２的单元的控制栅极；藉由沉积一氧化物膜、沉积多晶硅３（ｐｏｌｙ－３）及回蚀，来形成一多晶硅３层；以及填充一氧化物膜，以便渗入到该多晶硅３层、该氧化物膜、该多晶硅２层、该单元栅氧化物膜、该多晶硅１层以及该多晶硅１层下方的氧化物膜。...

【技术特征摘要】
KR 2003-7-21 49941/031.一种制造非挥发性存储器晶体管的方法，包括下列步骤在一硅基板上形成一预先决定形状的沟槽；形成一N+型掺杂区；蚀刻该硅基板；针对一选择晶体管的临限电压Vt控制离子注入，藉由实行倾斜离子注入法，在该沟槽的多个侧边上形成多个离子注入区；藉由沉积一氧化物膜，接着沉积当做该选择晶体管的一栅节点的多晶硅1，以形成一多晶硅1层。在形成该多晶硅1层(poly-1)后，回蚀该多晶硅1层；藉由实行N型离子注入法来形成一单元晶体管的N+源极结，以此方式形成多个N+离子注入区；藉由额外蚀刻该硅基板来形成一EEPROM的一通道；藉由实行离子注入法来控制该单元的通道的临限电压Vt，以此方式形成多个单元临限电压...

【专利技术属性】
技术研发人员：李多淳，
申请(专利权)人：美格纳半导体有限会社，
类型：发明
国别省市：KR[韩国]