静电放电保护装置的晶体管制造方法制造方法及图纸

一种静电放电保护装置的晶体管制造方法，其特征在于，包括下列步骤：　　　　提供一半导体基底，其上可形成有隔离结构、掺杂井区、多晶硅栅极结构、轻离子掺杂区及作为源／漏极的重离子掺杂区等基本元件；　　　　在该半导体基底上形成一图案化光阻层，以此图案化光阻层为光刻，在露出的该漏极区域进行离子植入，以将掺质植入至该半导体基底中而形成一延伸的漏极重掺质区域；　　　　移除该图案化光阻层，并继续进行热回火制程；以及　　　　在该半导体基底中和该多晶硅栅极、源／漏极区域表面形成一自行对准金属硅化物。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种静电放电保护装置(ESD Protection Device)的制造方法，特别是涉及一种用于静电放电保护电路的栅极-接地晶体管(gate-ground MOS)的制造方法。
技术介绍
在目前的深次微米元件中，ggN/PMOS元件系被广泛应用于静电放电保护的装置元件，ggN/PMOS主要特征系在于其寄生双极晶体管(Bipolar)元件特性，当一瞬间高电压发生时，其寄生双极晶体管将被触发而适当的引导其高电压所产生的高电流至Vss或Vdd端。应用ggN/PMOS元件于集成电路中作为静电放电保护装置10的电路结构如图1所示，瞬间正向高电压会启动NMOS 12的寄生双极元件，使高电流导引至Vss端；瞬间反向高电压则启动PMOS 14中的寄生双极元件，使高电流导引Vdd。上述应用原理如图2所示，当一静电放电事件发生在一输入端的脚位(Pad)时，此ggN/pMOS将被触发(trigger)，并进入骤转区域(snapback region)，在此骤转区域中，此ggN/PMOS将夹持横跨其本身的一低电位电压并维持一高电流，使此静电放电电流可有效地导引出去。当ggNMOS元件应用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电保护装置的晶体管制造方法，其特征在于，包括下列步骤提供一半导体基底，其上可形成有隔离结构、掺杂井区、多晶硅栅极结构、轻离子掺杂区及作为源/漏极的重离子掺杂区等基本元件；在该半导体基底上形成一图案化光阻层，以此图案化光阻层为光刻，在露出的该漏极区域进行离子植入，以将掺质植入至该半导体基底中而形成一延伸的漏极重掺质区域；移除该图案化光阻层，并继续进行热回火制程；以及在该半导体基底中和该多晶硅栅极、源/漏极区域表面形成一自行对准金属硅化物。2.根据权利要求1所述的静电放电保护装置的晶体管制造方法，其特征在于，所述的隔离结构为浅沟渠隔离结构。3.根据权利要求1所述的静电放电保护装置的晶体管制造方法，其特征在于，所述掺杂井区包括N型掺杂井区与P型掺杂井区。4.根据权利要求1所述的静电放电保护装置的晶体管制造方法，其特征在于，所述重离子掺杂区域包括N型与P型之重离子掺杂区域。5.根据权利要求1所述的静电放电保护装置的晶体管制造方法，其特征在于，所述形成该漏极重掺质区域所使用的掺质为磷离子或砷...

【专利技术属性】
技术研发人员：高荣正，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：