非易失半导体存储器件的制造方法技术

制造一种ＡＮＤ快闪存储器，其中存储单元由半导体衬底的ｐ型阱中形成的ｎ型半导体区（源极和漏极）以及三个栅极（包括浮动栅极、控制栅极以及选择栅极）构成。在制造中，砷（Ａｓ）引入到选择栅极的其中一个侧壁附近的ｐ型阱内以形成ｎ型半导体区（源极和漏极）。此后，要解决漏极干扰问题，利用ＩＳＳＧ（原位蒸汽产生）氧化法热处理衬底，以使在已形成了ｎ型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。

【技术实现步骤摘要】

本专利技术涉及非易失半导体存储器件及其制造技术。更具体地，本专利技术涉及能有效地提高非易失半导体存储器件的制造成品率和可靠性的技术。
技术介绍
快闪存储器是一种半导体非易失存储器，现已广泛用作具有良好便携性的数据存储器。快闪存储器的存储阵列系统通常包括其中存储单元串联连接的NAND型和其中存储单元并联连接的AND型。特别是，后者利用了热电子写入法，由此确保了高速写入。此外，存储阵列排列为并联连接而不是像NAND型那样串联连接，并且由此，具有不易受到其它单元的存储信息影响的特点。AND快闪存储器例如公开在日本未审专利公开No.2001-156275中。在该公开文献中陈述的存储单元具有在半导体衬底上设置有开关栅电极的选择性晶体管元件，存储单元晶体管元件包括在其相对侧具有分立的陷阱的栅极绝缘膜和存储器栅电极、以及形成在其外部并连接到源极线/位线的扩散层。日本未审专利公开No.2001-28428公开了一种虚拟接地型AND快闪存储器，其中存储单元由在半导体衬底的p型阱中形成的n型半导体区(源极，漏极)以及三个栅极构成。
技术实现思路
我们正开发的AND快闪存储器由多个存储单元构成，每个存储单本文档来自技高网...

【技术保护点】
一种非易失半导体存储器件的制造方法，包括以下步骤：（ａ）在第一导电类型的半导体衬底的主表面上方形成主要由氧化硅组成的第一绝缘膜，并构图所述第一绝缘膜上方形成的第一导电膜，由此形成在所述半导体衬底的所述主表面的第一方向中延伸的多个第一 栅极；（ｂ）根据倾斜离子注入技术，在各所述第一栅极的其中一个侧壁附近的部分中，将杂质引入所述半导体衬底内，以形成源极和漏极，每个由第二导电类型的半导体区制成；（ｃ）所述步骤（ｂ）之后，利用ＩＳＳＧ氧化法热处理所述半导体衬底， 以允许在相邻第一栅极之间包括所述第一栅极的所述侧壁附近的所述第一绝缘膜形成得更厚；（ｄ）所述步骤...

【技术特征摘要】
JP 2004-1-23 015703/20041.一种非易失半导体存储器件的制造方法，包括以下步骤(a)在第一导电类型的半导体衬底的主表面上方形成主要由氧化硅组成的第一绝缘膜，并构图所述第一绝缘膜上方形成的第一导电膜，由此形成在所述半导体衬底的所述主表面的第一方向中延伸的多个第一栅极；(b)根据倾斜离子注入技术，在各所述第一栅极的其中一个侧壁附近的部分中，将杂质引入所述半导体衬底内，以形成源极和漏极，每个由第二导电类型的半导体区制成；(c)所述步骤(b)之后，利用ISSG氧化法热处理所述半导体衬底，以允许在相邻第一栅极之间包括所述第一栅极的所述侧壁附近的所述第一绝缘膜形成得更厚；(d)所述步骤(c)之后，各向异性蚀刻形成在所述半导体衬底上方的第二绝缘膜，以在所述第一栅极的各侧壁上方形成由所述第二绝缘膜组成的侧壁间隔层；以及(e)所述步骤(d)之后，构图所述半导体衬底上方形成的第二导电膜，以在相邻的第一栅极之间形成由所述第二导电膜组成的第二栅极。2.根据权利要求1的非易失半导体存储器件的制造方法，其中所述步骤(d)之后但在所述步骤(e)之前，利用ISSG氧化法热处理所述半导体衬底，以重新产生通过所述步骤(d)中的各向异性蚀刻蚀刻掉的所述第一绝缘膜。3.根据权利要求1的非易失半导体存储器件的制造方法，所述步骤(e)之后还包括一个步骤(f)在所述第二栅极上方形成第三绝缘膜，并在所述第三绝缘膜上方形成第三导电膜，之后构图所述第三导电膜，以形成多个第三栅极，所述多个第三栅极以与所述半导体衬底的所述主表面的所述第一方向交叉的第二方向延伸。4.根据权利要求1的非易失半导体存储器件的制造方法，其中在所述步骤(b)中引入到所述半导体衬底内的所...

【专利技术属性】
技术研发人员：金光贤司，森山卓史，细田直宏，原口惠一，足立哲生，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]