层叠型半导体存储装置制造方法及图纸

本发明专利技术提供一种层叠型半导体存储装置，无需复杂的布线和部件，便可提高芯片成品率。该层叠型半导体存储装置由多个半导体芯片层Ｃ１～Ｃ４层叠而成，在各芯片层具有连接在芯片层之间的芯片选择焊盘ＣＳ１、ＣＳ２，从而将用于选择各个芯片层的芯片选择信号同时输入至各芯片层。各芯片层具有可对输出信号编程的程序电路ＰＧ１、ＰＧ２；根据所述芯片选择信号和所述程序电路的输出信号判断芯片选择的芯片选择判断电路（１０）。程序电路具有可写入的非易失性存储单元（１２２）、（１２４）；与该非易失性存储单元相连接，根据该非易失性存储单元中的记录内容输出不同信号的逻辑电路，且不需要熔丝的熔断工序。

【技术实现步骤摘要】

本专利技术涉及一种铁电存储器装置等半导体存储装置，尤其涉及一种在由多个半导体芯片层叠并三维组装，单位面积的存储容量层叠数倍芯片的组件中，可以任意选择各个芯片层的技术。
技术介绍
众所周知，为了提高半导体集成电路的集成度，普遍采用层叠多个半导体芯片的技术。为了驱动层叠后的半导体芯片，需要其结构能够实现选择激活哪一个芯片的功能。例如，日本专利特开平5-63138号公报所公开的结构是将层叠在载流子基片上的半导体芯片分别连接导线的一端，再将这些导线的另一端连接在载流子基片上的导电引脚上。专利文献1日本专利特开平5-63138号公报
技术实现思路
上述日本专利特开平5-63138号公报中，层叠的各个芯片需要分别连接各导线和导电引脚，因此需要相当多的配线和部件从而使其结构变得复杂。为了避免这种缺陷，考虑在各个芯片内设置可以区分其它芯片的结构。但是，为了要区分芯片，又不得不制造不同种类的芯片。此时存在的问题是；如为了制造不同芯片而需要不同的金属掩模，或只要某一芯片而造成成品率的降低，其他芯片剩余，造成其经济性差等。解决上述现有技术中的问题，本专利技术的目的在于提供一种既不用将配线和部件复杂化又可以本文档来自技高网...

【技术保护点】
一种半导体存储装置，由多个半导体芯片层层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘，从而将用于选择各个芯片层的芯片选择信号共同输入至各芯片层；其中，　　　　各芯片层包括：　　　　程序电路，所述程序电路包括可写入的非易失性存储单元，和连接至所述非易失性存储单元，并根据该非易失性存储单元的存储内容而输出不同信号的逻辑电路；　　　　芯片选择判定电路，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择。

【技术特征摘要】
JP 2004-1-21 2004-0135761.一种半导体存储装置，由多个半导体芯片层层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘，从而将用于选择各个芯片层的芯片选择信号共同输入至各芯片层；其中，各芯片层包括程序电路，所述程序电路包括可写入的非易失性存储单元，和连接至所述非易失性存储单元，并根据该非易失性存储单元的存储内容而输出不同信号的逻辑电路；芯片选择判定电路，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择。2.根据权利要求1所述的半导体存储装置，其中，所述非易失性存储单元在写入后可以重写存储内容。3.根据权利要求2所述的半导体存储装置，其中，所述程序电路包括触发器，具有第一端以及第二端；第一铁电电容器，向所述第一端提供第一电容；第二铁电择电容器，向所述第二端提供与所述第一电容不同的第二电容；电压源，向其所述第一端以及所述第二端被提供了所述第一电容以及所述第二电容的所述触发器提供用于驱动所述触发器的驱动电压。4.根据权利要求3所述的半导体存储装置，其中，各芯片层包括控制电路，用于检测电源启动，控制来自所...

【专利技术属性】
技术研发人员：小出泰纪，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]