堆叠式半导体器件制造技术

一种堆叠式半导体器件，包括：多个半导体芯片以及贯穿所述至少一个半导体芯片的导电通路。将所述半导体芯片堆叠在一起。通过所述导电通路将所述半导体芯片电连接，所述每一个导电通路具有贯穿对应所述半导体芯片的多个贯通连接。

【技术实现步骤摘要】

本专利技术涉及一种例如半导体集成电路器件等的半导体器件，更具体地，涉及一种包括多个堆叠(stacked)的半导体芯片的半导体器件。
技术介绍
随着构成半导体集成电路器件的晶体管尺寸的减小，半导体集成电路器件的集成密度增大。将用于实现多种功能的电路安装在半导体集成电路器件中，每一个半导体集成电路器件包括单个半导体芯片。与例如DRAM(动态随机存取存储器)的存储器电路的类型无关，随着构成半导体存储器器件的晶体管尺寸的减小，半导体存储器器件还具有更大的存储容量。然而，近年来，与晶体管尺寸可能的减小相比，在本领域存在对于例如半导体集成电路器件和半导体存储器件的半导体器件更多的功能和存储容量的需求。可以理解，对于试图减小在半导体器件中使用的晶体管尺寸，存在一定限制。考虑到需求和限制，已经寻求新技术的发展，来增大半导体器件的集成密度。引起本领域注意的一种技术是堆叠式半导体器件，也被称为三维半导体器件，其包括多个堆叠的半导体芯片。堆叠的半导体芯片提供了一种大规模集成电路，无需增大二维芯片外观面积或底板(floor)尺寸。日本待审专利公开No.H04-196263(JP，4-196263A)公开本文档来自技高网...

【技术保护点】
一种堆叠式半导体器件，包括：多个半导体芯片，所述半导体芯片堆叠在一起；以及贯穿所述至少一个半导体芯片的导电通路；其特征在于，其中通过所述导电通路将所述半导体芯片电连接，所述每一个导电通路具有贯穿对应所述半导体芯片的多 个贯通连接。

【技术特征摘要】
JP 2004-6-30 2004-1927631.一种堆叠式半导体器件，包括多个半导体芯片，所述半导体芯片堆叠在一起；以及贯穿所述至少一个半导体芯片的导电通路；其特征在于，其中通过所述导电通路将所述半导体芯片电连接，所述每一个导电通路具有贯穿对应所述半导体芯片的多个贯通连接。2.根据权利要求1所述的器件，其特征在于，所述贯通连接在电气方面具有相同特性。3.根据权利要求1所述的器件，其特征在于，所述贯通连接彼此并联。4.根据权利要求1所述的器件，其特征在于还包括与所述贯通连接相连的开关电路，用于选择性地将一个正常贯通连接用作信号通路。5.根据权利要求4所述的器件，其特征在于，所述开关电路隔离一个故障贯通连接。6.根据权利要求4所述的器件，其特征在于所述开关电路与每一个半导体芯片相关联。7.根据权利要求4所述的器件，其特征在于，所述开关电路包括三态电路。8.根据权利要求7所述的器件，其特征在于，所述开关电路包括传输门(transfer gate)。9.根据权利要求4所述的堆叠式半导体器件，其特征在于，所述贯通连接包括主要故障贯通连接和备用贯通连接，每一个所述主要故障贯通...

【专利技术属性】
技术研发人员：深石宗生，斋藤英彰，萩原靖彦，水野正之，池田博明，柴田佳世子，
申请(专利权)人：尔必达存储器股份有限公司，
类型：发明
国别省市：JP[日本]