半导体器件的第３半导体区域（２３），具有包围第２半导体区域（２２）的外侧面（２２ｂ）和第１半导体区域（２１）的外侧面（２１ａ）向下方延伸的外缘区域（２３ａ）。在第３半导体区域（２３）的外缘区域（２３ａ），由于沿深度方向杂质扩散浓度减少，所以越是经过外缘区域（２３ａ）的外侧的路径电阻越增加。并且，第２半导体区域（２２）与第３半导体区域（２３）之间的ＰＮ结区域，形成在外缘区域（２３ａ）的内侧，从半导体衬底（２７）的侧面（２８）完全隔离。因此，向ＰＮ结区域施加反向偏置电压时，在ＰＮ结区域的外周部电流难以流动、反向耐压不会发生变动。
【技术实现步骤摘要】
本专利技术涉及具有高耐压的二极管等。
技术介绍
公知有例如在下述专利文献1以及专利文献2中所公开的平面结构型二极管，该平面结构型二极管，与形成PN结的半导体区域的元件周围侧相比，提高在元件中央侧的杂质扩散浓度，使得在元件中央侧产生击穿(击穿现象)。这样的PN结二极管，与在露出PN结的半导体衬底的侧面上形成倾斜的台面结构二极管相比较，被期望可靠性得到提高。WO03/081681号公报(第11页、图1)[专利文献2]特开2002-185016公报(第9页、图1)专利文献1所公开的二极管，如图11所示，由具有N+型区域(1)、形成在N+型区域(1)的一方(上方)主面上的P+型区域(2)、配置在N+型区域(1)和P+型区域(2)之间并且与N+型区域(1)和P+型区域(2)相比杂质扩散浓度低的N-型区域(3)的半导体衬底(4)构成。P+型区域(2)包含，具有直接与N+型区域(1)相接合的平坦的底面(2a)以及弯曲状的倾斜面(2b)的盘状凹部，和围绕盘状凹部、并且经由N-型区域(3)配置于N+型区域(1)上的平坦部(2c)。在包含底面(2a)、倾斜面(2b)以及平坦部(2c)的P+型区域(2)的整个主面(上面)上形成具有凹陷(6a)的第1电极(6)，在N+型区域(1)的另一方(下方)的主面上形成第2电极(5)。二极管(10)的上面的大致中央处形成凹部(7)，在半导体衬底(4)的内部大致中央处，具有P+型区域(2)的平坦的底面(2a)以及弯曲状的倾斜面(2b)与形成在N+型区域(1)内侧的盘状凹部(1a)直接进行PN结的内侧结区域(8)。内侧结区域(8)，因为由比N-型区域(3)杂质扩散浓度高的N+型区域(1)和P+型区域(2)直接进行接合而形成平面PN结，所以能够从N+型区域(1)和P+型区域(2)获得推算的所期望的耐压。N-型区域(3)围绕内侧结区域(8)被形成为环状，并且与P+型区域(2)共同形成直接接合于P+型区域(2)的外侧结区域(9)。并且，N-型区域(3)包含朝向N+型区域(1)的盘状凹部(1a)变尖的环状的倾斜面(3a)、和围绕倾斜面(3a)的水平的平坦面(3b)，倾斜面(3a)和平坦面(3b)PN在P+型区域(2)形成PN结。外侧结区域(9)具有从半导体衬底(4)的侧面露出的外端部(9a)。从形成于杂质扩散浓度高的P+型区域(2)和杂质扩散浓度低的N-型区域(3)之间的外侧结区域(9)开始扩展的耗尽层形成得很宽，特别是在杂质扩散浓度低的N-型区域(3)中形成得较宽。另外，专利文献2中所公开的二极管，如图12所示，包含形成于N型的硅衬底(11)的一方(上方)的主面侧的P型的第3半导体区域(13)、形成于N型的硅衬底(11)的另一方(下方)的主面侧的N型的第2半导体区域(12)、形成在第2半导体区域(12)以及第3半导体区域(13)之间的区域的中央的N型的第1半导体区域(14)、在第2半导体区域(12)以及第3半导体区域(13)之间的第1半导体区域(14)的周围形成的N型的第4半导体区域(15)。第1半导体区域(14)的杂质扩散浓度，被设置得比围绕第1半导体区域(14)的N型的第4半导体区域(15)的杂质密度高。在P型的第3半导体区域(13)的一方(上方)的主面侧形成第2主电极层(17)，在N型的第2半导体区域(12)的另一方(下方)的主面侧形成第1主电极层(16)。
技术实现思路
如图11所示的以前的二极管，由于通过在构成二极管(10)的半导体衬底(4)的上面的大致中央处设置凹部(7)而导致剖面形状比较复杂，所以具有不仅第1电极(6)的形成变得比较困难，而且机械应力集中在凹部(7)、容易产生由晶体缺陷而导致的性能低下等问题。而且，在制造二极管(10)时，由于需要利用硅蚀刻等切割半导体衬底(4)的上面的中心部以形成凹部(7)的特殊加工技术，所以具有半导体衬底(4)的制造工序变得比较复杂、不容易获得比一般的平面结构更稳定的形状的问题。另外，如图12所示的以前的二极管，由于从形成于硅衬底(11)内的PN结面(18)的中央部的击穿区域(20)的最外部到硅衬底(11)的外周的PN结附近的杂质扩散浓度全部相同，所以击穿现象的发生区域有可能转移到硅衬底(11)的侧面(19)。在利用切割分离硅衬底(11)的冲模的机械切割方法中，在硅衬底(11)的侧面(19)容易形成破碎层。而且，硅衬底(11)的侧面(19)未被保护膜覆盖，容易附着含有离子的异物。因此，具有如果击穿发生区域转移到硅衬底(11)的侧面(19)，则击穿电压变动、无法得到稳定的高耐压的问题。另外，还有可能有过大的反向电流通过硅衬底(11)的侧面(19)流动而导致硅衬底(11)被烧毁。所以，本专利技术的目的在于提供一种漏电流小且能获得稳定的耐压、同时制造容易的。根据本专利技术的第1半导体器件，包含半导体衬底(27)，该衬底含有第1半导体区域(21)，以比该第1半导体区域(21)高的杂质扩散浓度、在第1半导体区域(21)的一侧形成的第2半导体区域(22)，具有与第1半导体区域(21)以及第2半导体区域(22)不同的导电类型、且在与第1半导体区域(21)相反一侧与第2半导体区域(22)相邻接地配置的第3半导体区域(23)；在第2半导体区域(22)和第3半导体区域(23)之间形成PN结区域。半导体衬底(27)，具有以比第1半导体区域(21)高的杂质扩散浓度形成在第1半导体区域(21)的另一侧的第4半导体区域(24)。第3半导体区域(23)含有包围第2半导体区域(22)的外侧面(22a)和第1半导体区域(21)的外侧面(21a)的外缘区域(23a)；外缘区域(23a)，被形成为未到达第4半导体区域(24)、朝向下方逐渐变窄，且沿深度方向杂质浓度减少。由此，击穿现象的发生区域能够形成在半导体芯片(27)的中央侧。而且，第2半导体区域(22)和第3半导体区域(23)之间的PN结(22a)形成在外缘区域(23a)的内侧，被从半导体芯片(27)的侧面(28)完全隔离开，所以半导体芯片(27)的侧面(28)上的晶体缺陷或异物附着，都不会给击穿现象的发生区域带来不良影响。进一步，由于第3半导体区域(23)的外缘区域(23a)在深度方向上杂质扩散浓度减少，所以在外缘区域(23a)的外侧耗尽层的扩展宽度较大，并且电阻也会增加。由此，向形成PN结的外侧面(21a)和内侧的PN结(22a)施加反向偏置电压时，在外侧面(21a)的外周部电流难以流动，内侧的PN结(22a)中流动的反向电流的路径不会偏转到外缘区域(23a)的外侧，所以不会产生耐压变动、同时能够抑制过大的反向漏电流。另外，由于外缘区域(23a)向下方逐渐变窄地形成，所以流经在第3半导体区域(23)与第2半导体区域(22)的界面形成的PN结的电流的路径截面积比较大，所以能够获得比较大的载流容量。进一步，在第1半导体区域(21)的另一侧形成比第1半导体区域(21)杂质扩散浓度高的第4半导体区域(24)，外缘区域(23a)形成为不到达第4半导体区域(24)，所以在第1半导体器件(21)能够形成较宽的耗尽层，能够防止击穿发生区域转移到硅衬底(11)的侧面侧。另外，由于能够形成使电极以低电阻接触第4半导体区域(24)，所以半导体元件本文档来自技高网...
【技术保护点】
一种半导体器件，具有半导体衬底，该衬底含有第１半导体区域，以比该第１半导体区域高的杂质扩散浓度在该第１半导体区域的一侧形成的第２半导体区域，以及具有与所述第１半导体区域以及所述第２半导体区域不同的导电类型、且在与所述第１半导体区域相反一侧与所述第２半导体区域相邻接地配置的第３半导体区域；在所述第２半导体区域和所述第３半导体区域之间形成ＰＮ结区域；其特征在于：所述半导体衬底具有以比所述第１半导体区域高的杂质扩散浓度形成在所述第１半导体区域的另一侧的第４半导体区域， 所述第３半导体区域含有包围所述第２半导体区域的外侧面和所述第１半导体区域的外侧面的外缘区域，所述外缘区域没有到达所述第４半导体区域、朝向下方逐渐变窄，且杂质浓度沿深度方向减少。
【技术特征摘要】
JP 2004-3-30 2004-098792;JP 2004-9-16 2004-2701181.一种半导体器件，具有半导体衬底，该衬底含有第1半导体区域，以比该第1半导体区域高的杂质扩散浓度在该第1半导体区域的一侧形成的第2半导体区域，以及具有与所述第1半导体区域以及所述第2半导体区域不同的导电类型、且在与所述第1半导体区域相反一侧与所述第2半导体区域相邻接地配置的第3半导体区域；在所述第2半导体区域和所述第3半导体区域之间形成PN结区域；其特征在于所述半导体衬底具有以比所述第1半导体区域高的杂质扩散浓度形成在所述第1半导体区域的另一侧的第4半导体区域，所述第3半导体区域含有包围所述第2半导体区域的外侧面和所述第1半导体区域的外侧面的外缘区域，所述外缘区域没有到达所述第4半导体区域、朝向下方逐渐变窄，且杂质浓度沿深度方向减少。2.一种半导体器件，具有半导体衬底，该衬底含有第1半导体区域，以比该第1半导体区域高的杂质扩散浓度在该第1半导体区域的一侧形成的第2半导体区域，以及具有与所述第1半导体区域以及所述第2半导体区域不同的导电类型、且在与所述第1半导体区域相反一侧与所述第2半导体区域相邻接地配置的第3半导体区域；在所述第2半导体区域和所述第3半导体区域之间形成PN结区域；其特征在于所述半导体衬底具有以比所述第1半导体区域高的杂质扩散浓度形成在所述第1半导体区域的另一侧的第4半导体区域，所述第3半导体区域含有包围所述第2半导体区域的外侧面、所述第1半导体区域外侧面、所述第4半导体区域的外侧面的外缘区域，所述第2半导体区域的外侧面、所述第1半导体区域外侧面、和所述第4半导体区域的外侧面不在所述半导体衬底的侧面露出。3.根据权利要求2所述的半导体器件，其中，所述第3半导体区域的外缘区域与所述第4半导体区域的外侧面接触的另一个主面被形成有开口部的绝缘层覆盖，所述第4半导体区域通过所述开口部与电极接触。4.根据权利要求2或3所述的半导体器件，其中，所述第1半导体区域的外侧面具有环状凸起，所述第1半导体区域的外侧面和所述第2半导体区域的外侧面以所述环状凸起为底部呈锥体状倾斜，所述第1半导体区域的外...
【专利技术属性】
技术研发人员：安藤秀幸，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。