本发明专利技术是关于一种具有增层结构的晶圆级半导体封装件及其制法，其包括硬质底座、固定在该硬质底座上且具有贯穿孔的硬质框架、至少一个收纳于该硬质框架的贯穿孔中的芯片、填充于该芯片与硬质框架间的间隙中的介质、形成于该芯片与硬质框架上且与芯片电性连接的增层结构以及多个焊设于该增层结构上以供该芯片与外界装置电性连接的导电组件；通过使用该硬质底座及硬质框架，本发明专利技术的晶圆级半导体封装件可避免结构翘曲、碎裂及脱层、气爆等问题的产生，本发明专利技术更进一步提供该晶圆级半导体封装件的制法。
【技术实现步骤摘要】
本专利技术是关于一种晶圆级半导体封装件及其制法，特别是关于一种在芯片的作用表面(Active Surface)形成增层结构，从而使供焊球植接的外露接点(External Contacts)外扩出该芯片作用表面的晶圆级半导体封装件及其制法。
技术介绍
为满足电子产品的轻薄短小的需求，作为电子产品的核心组件的半导体封装件也朝微型化(Miniaturization)的方向发展。业内所发展出的微型化半导体封装件的一种形式为芯片尺寸封装件(Chip ScalePackage，CSP)，其特征是这种芯片尺寸封装件的尺寸等于该芯片的尺寸或比芯片的尺寸约大1.2倍。再有，半导体封装件除须在尺寸上微型化外，也须提高集成度以及与电路板等外界装置电性电接用的输入/输出端(I/O Contact)的数量，才满足电子产品在高性能与高处理速度上的需求。而增加输入/输出端数量的方式，一般是在芯片的作用表面上布设尽量多的焊垫(BondPads)，但芯片的作用表面上布设的焊垫数量必会受作用表面的面积及焊垫间的间距(Pitch)的限制；为进一步在有限面积上布设更多数量的输入/输出端，于是有晶圆级半导体封装件，如晶圆级芯片尺寸封装件(Wafer Level CSP)的出现。晶圆级半导体封装件是使用一种导线重布技术(RDL，Redistribution Layer Technology)，其是在芯片的作用表面上形成介电层(Dielectric Layer)，再在介电层上开孔以外露出芯片的作用表面上的焊垫，然后在该介电层上形成多条导线，使各该导线的一端电性连接至芯片上的焊垫，而另一端则形成接点(contact)，接着，在介电层上覆设拒焊剂层(Solder Mask Layer)，以盖覆住该导线及焊垫，最后，在该拒焊剂层中形成多个开孔(opening)，使该导线的接点能外露出对应的开孔，以供焊球与之焊接。此种运用导线重布技术而形成的增层结构(Build-up Layer)虽能有效增加芯片与外界电性连接的输入/输出端数量，但其仍受限于芯片的作用表面上的有限面积。为能再进一步增加芯片对外电性连接的输入/输出端数量，解决的方法是将输入/输出端的布设范围外扩(Fan-out)至芯片的作用表面外的区域。这种使增层结构延伸至芯片外区域的半导体封装件见美国第6,271,469号专利，如图6所示，该第6,271,469号专利所揭示的半导体封装件6是使芯片60包覆在经模压程序(Molding Process)形成的胶体62中，该芯片60的作用表面602在胶体62形成后外露出该胶体62的表面622，增层结构64(由介电层642、导线644及拒焊剂层646构成)则形成于该芯片60的作用表面602及胶体62的表面622上，该增层结构64通过导线644与芯片60的焊垫604电性连接，当焊球66植接至该增层结构64上并与导线644电性连接后，该芯片60能经由焊球66与外界电性连接。该半导体封装件6的结构虽能提供输入/输出端较大的布设面积从而增加其数量，但该胶体62并非形成于硬度较高的基板(Substrate)上，且中间嵌置有芯片60的部位比周围未嵌置芯片的部位薄，所以在后续制程的温度循环中易发生翘曲，并因应力集中的影响，在图中标号为624之处往往有碎裂(Crack)现象产生；同时，由于芯片60大致被胶体62包覆，即会因两者热膨胀系数(Coefficientof Thermal Expansion，CTE)的差异大，导致芯片60与胶体间的脱层(Delamination)，从而影响制成品的品质。为解决前述美国第6,271,469号专利的半导体封装件的缺点，美国第6,498,387号专利是一种以玻璃板承载芯片的半导体封装件。如图7所示，该半导体封装件7是将芯片70粘置在玻璃板71上，在芯片70上涂布环氧树脂层(Epoxy)72，以便将该芯片70包覆后，在该环氧树脂层72中开孔以外露出芯片70上的焊垫702，接着，在该环氧树脂层72上形成多个与该焊垫702电性连接的导线73，再在该环氧树脂层72上敷设拒焊剂层74以覆盖住该导线73，然后，在该拒焊剂层74开孔以外露出部分的导线73，供焊球75植接至外露的导线72上。该美国第6,498,387号专利以玻璃板71作为芯片70的承载件，利用该玻璃板71质硬的特性可解决第6,271,469号专利的胶体会发生翘曲及碎裂的问题，且因玻璃板71与芯片70的CTE相近，所以也无上述的CTE差异而造成的脱层问题；然而，该芯片70被环氧树脂层72完全包覆，往往会因芯片70与环氧树脂层72在热膨胀系数上的差异(CTE Mismatch)而在后续制程的温度循环中，导致芯片70受热应力的影响而发生裂损。同时，该环氧树脂层72的侧面720直接曝露于大气中，即会因环氧树脂本身的吸湿性高导致外界水气经由环氧树脂层72而累聚在芯片70的作用表面上，所以会导致气爆(Popcorn)的问题，更进一步地使制成品的可靠性无法提高。由上可知，该第6,271,469及6,498,387号专利的半导体封装件都存有若干尚待克服的问题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种无翘曲、碎裂与脱层问题，能提高可靠性的具有增层结构的晶圆级半导体封装件。本专利技术的另一目的在于提供一种无须使用注胶用模具的具有增层结构的晶圆级半导体封装件的制法。本专利技术的再一目的在于提供一种不易吸湿从而避免产生气爆，进而提高产品可靠性的晶圆级半导体封装件。本专利技术的又一目的在于提供一种对芯片保护完善以提高产品可靠性的晶圆级半导体封装件。为达成上述及其它目的，本专利技术提供一种具有增层结构的晶圆级半导体封装件包括硬质底座；固定在该硬质底座上且开设有至少一个贯穿孔的硬质框架；至少一个容设在该硬质框架的贯穿孔中并以其非作用面与硬质底座接合的芯片，其中该芯片与硬质框架间形成有间隙，且其厚度与硬质框架的厚度实质上相同；填充在该间隙中的介质；形成于该芯片与硬质框架上的增层结构，使该增层结构与芯片形成电性连接关系；以及多个与该增层结构电性连接的导电组件。该增层结构如上述第6,271,469及6,498,387号美国专利所述，是由至少一个介电层，与多个形成于该介电层上并与芯片的作用表面上的焊垫电性连接的导线，以及涂覆在该介电层与导线上且形成有供导电组件与导线电性连接的开孔的拒焊剂层所构成。本专利技术还提供一种具有增层结构的晶圆级半导体封装件的制法包括下列步骤准备适当厚度的板状硬质底座，以及多个成数组方式排列的贯穿孔的硬质框架；将硬质框架固定在硬质底板上；将至少一个芯片经由该硬质框架的对应贯穿孔而置放在该硬质底板上，且该芯片周侧与硬质框架间保持有预设的间隙；在该间隙内填充介质，使该芯片与硬质框架被该介质隔开；在芯片的作用表面侧形成与该芯片电性连接的增层结构；在该增层结构中植设多个与该增层结构电性连接的导电组件，供该芯片借该导电组件与外界装置电性连接；以及进行切单程序(Singulation)以形成多个具有增层结构的晶圆级半导体封装件。在本专利技术的另一较佳实施例中，该芯片可先安置在硬质底座上的预设位置，再将该具有多个贯穿孔的硬质框架与硬质底座结合。结合后，该芯片即能位于该硬质框架的对应贯穿孔中。此外，本文本文档来自技高网...
【技术保护点】
一种具有增层结构的晶圆级半导体封装件，其特征在于，该封装件包括：硬质底座；硬质框架，具有至少一个贯穿孔，且固定在该硬质底座上；至少一个芯片，收纳于该硬质框架的贯穿孔中而安置在该硬质底座上，并与该硬质框架间形成有间隙； 介质，填充于该芯片与硬质框架间所形成的间隙中；增层结构，形成于该硬质框架及芯片上，并与该芯片形成电性连接关系；以及多个导电组件，电性连接至该增层结构，供该芯片与外界装置电性连接。
【技术特征摘要】
1.一种具有增层结构的晶圆级半导体封装件，其特征在于，该封装件包括硬质底座；硬质框架，具有至少一个贯穿孔，且固定在该硬质底座上；至少一个芯片，收纳于该硬质框架的贯穿孔中而安置在该硬质底座上，并与该硬质框架间形成有间隙；介质，填充于该芯片与硬质框架间所形成的间隙中；增层结构，形成于该硬质框架及芯片上，并与该芯片形成电性连接关系；以及多个导电组件，电性连接至该增层结构，供该芯片与外界装置电性连接。2.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架的厚度与该芯片的厚度相同。3.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该贯穿孔是一个矩形孔。4.如权利要求3所述的具有增层结构的晶圆级半导体封装件，其特征在于，该贯穿孔的角端被圆角化。5.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质底座由玻璃材料、金属材料及热固性材料所组成的组群中的一种制成。6如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架由玻璃材料、金属材料及热固性材料所组成的组群中的一种制成。7.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该介质是硅胶环氧树脂及聚酰亚胺树脂所组成的组群中的一种。8.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该导电组件是焊球。9如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质底座在每一芯片的对应位置上具有至少一个通孔。10.一种具有增层结构的晶圆级半导体封装件的制法，其特征在于，该包括下列步骤准备由多个成数组方式排列的具有贯穿孔的硬质框架所构成的模块板；将该模块板固定在硬质底座上；在每一贯穿孔中置入至少一个芯片，使之承载于该硬质底座上，且令该芯片与模块板的对应硬质框架间形成有预设的间隙；填充介质至该间隙中，使该芯片与硬质框架被该介质分隔；形成增层结构于该模块板与芯片上，并使该增层结构电性连接至该芯片，且令多个导电组件导电连接至该增层结构；以及进行切单作业以形成该具有...
【专利技术属性】
技术研发人员：黄建屏，萧承旭，黄致明，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。