非易失半导体存储器件及其制造方法技术

本发明专利技术促进了非易失半导体存储器件的缩小及其容量的增加。闪速存储器的每个存储单元由场效应晶体管组成，该场效应晶体管具有在ｐ型阱上形成的第一栅绝缘膜、在第一绝缘膜上形成的并且具有被二氧化硅膜（第一绝缘膜）覆盖的侧表面和顶表面的选择栅、以侧壁形式在选择栅的两个侧面上形成的并且通过二氧化硅膜与选择栅电隔离的浮动栅、以覆盖二氧化硅膜和每个浮动栅的表面形成的第二栅绝缘膜、以及在第二栅绝缘膜上形成的控制栅。

【技术实现步骤摘要】

本专利技术涉及，具体地，涉及对增加闪速(flash)存储器的存储容量有用的技术。
技术介绍
作为在其中可以电改写数据的非易失半导体存储器中可以一次擦除在其中的数据的存储器，已知是所谓的闪速存储器。闪速存储器具有出色的便携性和抗冲击性，并且其中存储的数据可以一次电擦除。因此，近年来，对作为小型便携的信息处理工具，例如，便携个人计算机和数码照相机，的存储器件的闪速存储器的需要迅速地扩大。为了使其市场更大，重要的是使存储单元的面积更小，由此降低每比特的成本。日本专利No.2694618描述了具有每个使用三层多晶硅栅的虚接地(imaginary-grounding)型存储单元的闪速存储器。在该文献中的每个存储单元由在半导体衬底中的阱中形成的半导体区和三个栅电极组成。三个栅是在阱上形成的浮动栅、在阱和浮动栅上以扩展形成的控制栅以及在控制栅、邻近的控制栅与浮动栅之间形成的擦除栅。三个栅电极都由多晶硅制成，并且通过绝缘膜彼此隔离。浮动栅和阱也通过绝缘膜彼此隔离。多个存储单元的控制栅沿行方向彼此连接，从而构成字线。沿列方向形成存储单元的源极和漏极扩散层，并且在彼此靠近的存储单元之间共用任一个扩散本文档来自技高网...

【技术保护点】
一种非易失半导体存储器件，包括每个包括场效应晶体管的多个存储单元，包括：在第一导电类型的半导体衬底的主表面上方形成的第一栅绝缘膜；在该第一栅绝缘膜上方形成的选择栅，该选择栅具有被第一绝缘膜覆盖的侧表面和顶表面；以侧壁 的形式在该选择栅的两个侧面上方形成，并且通过该第一绝缘膜与该选择栅电隔离的浮动栅中的一个；以覆盖该浮动栅的该表面形成的第二栅绝缘膜；以及在该第二栅绝缘膜上方形成的控制栅通过该第二栅绝缘膜与该浮动栅电隔离，并且通过该第二栅绝缘 膜和该第一绝缘膜与该选择栅电隔离，该存储单元沿该半导体衬底主表面的第一方向和垂直...

【技术特征摘要】
JP 2004-6-8 169660/20041.一种非易失半导体存储器件，包括每个包括场效应晶体管的多个存储单元，包括在第一导电类型的半导体衬底的主表面上方形成的第一栅绝缘膜；在该第一栅绝缘膜上方形成的选择栅，该选择栅具有被第一绝缘膜覆盖的侧表面和顶表面；以侧壁的形式在该选择栅的两个侧面上方形成，并且通过该第一绝缘膜与该选择栅电隔离的浮动栅中的一个；以覆盖该浮动栅的该表面形成的第二栅绝缘膜；以及在该第二栅绝缘膜上方形成的控制栅通过该第二栅绝缘膜与该浮动栅电隔离，并且通过该第二栅绝缘膜和该第一绝缘膜与该选择栅电隔离，该存储单元沿该半导体衬底主表面的第一方向和垂直于该第一方向的第二方向以矩阵形式排列，其中沿该第一方向在每行中排列的存储单元的控制栅彼此连接，以构成字线，以及其中沿该第二方向在每列中排列的存储单元的选择栅彼此连接。2.根据权利要求1的非易失半导体存储器件，其中当给定电压施加到选择栅中选定的一个时，在该选择栅下面的半导体衬底中形成第二导电类型的反型层，并且该反型层构成沿该第二方向并且在与安排该选择的选择栅相同的列中排列的每个存储单元的源极和漏极。3.根据权利要求2的非易失半导体存储器件，其中该反型层构成位线。4.根据权利要求3的非易失半导体存储器件，其中每个该第二栅绝缘膜在字线之间的每个区域的一部分中接触该半导体衬底的表面。5.根据权利要求1的非易失半导体存储器件，其中在沿该第二方向彼此相邻排列的选择栅的任何第一和第二选择栅的各自两个侧面上形成的浮动栅之中，在该半导体衬底中形成的一个沟道区上方的区域中，并且在该第一和第二选择栅之间，排列有在该第一和第二选择栅之间形成的一对浮动栅，并且还彼此电隔离。6.根据权利要求1的非易失半导体存储器件，其中在每个晶体管中，该浮动栅的栅长度比该选择栅的栅长度短。7.根据权利要求5的非易失半导体存储器件，其中在每个晶体管中，该浮动栅的栅长度不超过该选择栅的栅长度的1/2。8.根据权利要求1的非易失半导体存储器件，其中每个浮动栅的高宽比为5或更多。9.根据权利要求1的非易失半导体存储器件，其中在每个晶体管中，由在该浮动栅与该控制栅之间的静电容量(Cfg-cg)与围绕该浮动栅的总静电容量(Ctot)的比值(Cfg-cg/Ctot)表示的耦合率为0.8或更多。10.根据权利要求1的非易失半导体存储器件，其中不在该存储单元之间插入任何元件隔离区而排列它们。11.根据权利要求1的非易失半导体存储器件，其中该非易失半导体存储器件为与模式闪速存储器。12.根据权利要求1的非易失半导体存储器件，其中在每个选择栅的侧壁中的一个下面的半导体衬底中形成第二导电类型的扩散层，并且该扩散层构成在每列中沿该第二方向排列的每个存储单元的源极和漏极。13.根据权利要求1的非易失半导体存储器件，其中通过该第一绝缘膜将在该选定存储单元的浮动栅下面的沟道区中产生的热电子注入到该浮动栅中实现在存储单元中的选择的一个中写入数据。14.根据权利要求13的非易失半导体存储器件，其中在存储单元中的选择的一个中写入数据时，排列有沿...

【专利技术属性】
技术研发人员：原口惠一，加藤正高，金光贤司，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]