半导体器件制造技术

提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的ＪＴＥ结构。该半导体器件包括：与在ＳｉＣ衬底（１）上形成的ｎ型漂移层（２）进行肖特基接触的正电极（３）、和在正电极（３）的外周部形成的ＪＴＥ区（６）。ＪＴＥ区（６）由在包含漂移层（２）的上部中的正电极（３）的边缘之下的区域上形成的第一ｐ型区（６ａ）和在其外侧形成且杂质面浓度比第一ｐ型区（６ａ）低的第二ｐ型区（６ｂ）构成。在距正电极（３）的边缘≥１５μｍ的外侧处设置第二ｐ型区（６ｂ）。第一ｐ型区（６ａ）的杂质面浓度为１．８×１０↑［１３］～４×１０↑［１３］ｃｍ↑［－２］、第二ｐ型区（６ｂ）杂质面浓度为１×１０↑［１３］～２．５×１０↑［１３］ｃｍ↑［－２］。

【技术实现步骤摘要】

本专利技术涉及半导体器件结构，尤其涉及具有肖特基电极的半导体元件的终端结构。
技术介绍
作为温度特性和耐压特性优良的器件，已公知一种使用SiC(碳化硅)的半导体器件。但是，在使用了碳化硅的半导体器件的制造技术中，尚留有很多需要解决的课题，特别是当涉及高电压用的器件时存在的课题很多。例如，使用了SiC的肖特基势垒二极管中，在元件周围设计合适的终端结构就是课题。在肖特基电极的外边缘部(边缘)附近，由于经常产生电场峰值(电场集中)，所以优选能够降低此部分的电场集中的终端结构。作为在SiC衬底上形成的肖特基势垒二极管元件的终端结构，已公知一种结型终端扩展(Junction Termination Extension，JET)结构(例如专利文献1)，其中在SiC衬底上的肖特基电极的外周设置p型区、使该p型区的电荷电平(charge level)沿元件的外侧方向阶梯下降。<专利文献1>特表平2001-508950号公报
技术实现思路
在JTE结构中，为了使上述p型区(以下称为“JTE区”)的电荷电平向元件的外侧方向缓慢下降，就必须形成杂质浓度或厚度不同的多个区域。即，JTE区由电荷电平不同的多个p型区形成。为此，为了形成JTE区，就需要较多的工序数目，这就成为妨碍制造成本降低的主要原因。如上所述，电场集中容易在肖特基电极的边缘附近产生。为此，需要适当地设定JTE区中的与肖特基电极连接部分的浓度及厚度。否则，就不能够充分缓减肖特基电极端的电场集中，增大了该肖特基电极端的隧道电流，不能获得接近理想耐压的击穿电压。此外，在构成JTE区的多个p型区的边界部分、即电荷电平急剧变化的部分也产生电场集中，是JTE区的耐压特性劣化的主要原因。为了解决上述这些课题而提出了本专利技术，本专利技术的目的在于提供一种具有制造工序简单且可获得充分耐压特性的JTE结构的半导体器件，以及具有能够抑制在内部产生电场集中的JTE结构的半导体器件。本专利技术的第一方面的半导体器件，包括半导体衬底；在上述半导体衬底上形成的n型漂移层；在上述半导体衬底上形成且与上述n型漂移层进行肖特基接触的电极；以及在上述n型漂移层上部形成且在包含上述电极的与上述半导体衬底连接的部分的边缘之下的区域上设置的p型JTE区，其中，上述JTE区由与上述边缘连接的p型区、和在上述第一p型区外侧形成且杂质面浓度比该第一p型区低的第二p型区构成；在距上述边缘≥15μm的外侧上设置上述第二p型区；上述第一p型区的杂质面浓度为1.8×1013～4×1013cm-2；上述第二p型区的杂质面浓度为1×1013～2.5×1013cm-2。本专利技术的第二方面的半导体器件，包括半导体衬底；在上述半导体衬底上形成的n型漂移层；在上述半导体衬底上形成且与上述n型漂移层进行肖特基接触的电极；以及在上述n型漂移层上部形成且在包含上述电极的与上述半导体衬底连接的部分的边缘之下的区域上设置的p型JTE区，其中，上述JTE区的杂质面浓度自上述边缘向外侧连续地降低；在上述JTE区中，上述边缘下的部分的杂质面浓度为1.8×1013～4×1013cm-2；距上述边缘15μm外侧的部分的杂质面浓度为1×1013～2.5×1013cm-2。根据本专利技术的第一方面，上述JTE区由第一p型区和第二p型区这两个p型区构成，且结构简单。因此，能够通过比现有的JTE结构更少的工序数目来形成。因此，能够有助于简化制造工序并降低制造成本。并且，由于第一p型区的杂质面浓度为1.8×1013～4×1013cm-2，第二p型区的杂质面浓度为1×1013～2.5×1013cm-2，所以能够抑制JTE区内的电场集中的产生，能够提高半导体器件的耐压特性。根据本专利技术的第二方面，由于JTE区中的杂质面浓度在电极边缘下的部分为1.8×1013～4×1013cm-2，在距该边缘15μm的部分为1×1013～2.5×1013cm-2，所以能够抑制JTE区内的电场集中的产生，能够提高半导体器件的耐压特性。此外，由于JTE区内的杂质面浓度自电极边缘下的部分向外侧连续地降低，所以能够抑制JTE区内的电场集中的产生，使电场分布均匀。因此，能够提高JTE区的耐压特性。附图说明图1是表示实施方式1的半导体器件结构的截面图。图2是表示用于说明实施方式1的效果的模拟结果的曲线图。图3是表示用于说明实施方式1的效果的模拟结果的曲线图。图4是表示实施方式2的半导体器件结构的截面图。图5是表示实施方式3的半导体器件结构的截面图。图6是表示实施方式3的JTE区内的杂质浓度的分布图。图7是表示实施方式4的半导体器件结构的截面图。图8是表示实施方式4的JTE区内的厚度的分布图。(附图标记说明)1 SiC衬底、2 漂移层、3 正电极、4 绝缘膜、5 负电极、6 JTE区、6a 第一p型区、6b 第二p型区。具体实施例方式(实施方式1)图1是表示本专利技术的实施方式1的半导体器件结构的截面图。该半导体器件包括在SiC衬底1上形成的肖特基势垒二极管。即，在n型的SiC衬底1上形成相同的n型SiC漂移层2，在其上表面上形成与该漂移层2进行肖特基接触的正电极3(肖特基电极)。为了使该二极管能够实现1000V左右的耐压，将漂移层2的杂质浓度掺杂浓度设定为2×1015～12×1015cm-3，厚度设定为5～15μm。在漂移层2的上表面的不与正电极3连接的区域中形成绝缘膜4。此外，在SiC衬底的底面上设置该二极管的负电极5。在漂移层2的上部的正电极3的外周部，形成作为终端结构的JTE区6。更具体地，在包含正电极3的与SiC衬底1连接部分的边缘之下的区域上形成JTE区6。再有，在以下说明中，“正电极3的边缘”是指“正电极3中的与SiC衬底1连接的部分的边缘”(即图1所示的点A)。在本实施方式中，如图1所示，该JTE区6由第一p型区6a和第二p型区6b这两个p型区构成。第一p型区6a在漂移层2的上部分形成，形成为与正电极3的边缘相接。也可按自正电极3的边缘到内侧5μm或更大、到外侧15μm或更大的宽度来形成此第一p型区6a。第二p型区6b比第一p型区6a的电荷电平更低，并在漂移层2上部中的第一p型区6a的外侧处形成。第二p型区6b也可按自与第一p型区6a的边界向外侧15μm或更大的宽度来形成。在此，作为表示杂质区的电荷电平的概念，引入“杂质面浓度(cm-2)”。通过用杂质区的每单位体积的杂质浓度(cm-3)乘以其杂质区的厚度而获得杂质面浓度。面浓度越高，电荷电平就越高。下面，说明中用“杂质浓度”时表示每单位体积的浓度。本专利技术人对图1所示结构的二极管，模拟使第一p型区6a及第二p型区6b的电荷电平(面浓度)变化时的电场分布的变化，研讨了第一p型区6a及第二p型区6b各自的适当的杂质面浓度。用图2及图3来表示其结果。图2表示出对图1所示结构的二极管施加1000V的反向电压时，JTE区6中的正电极3的边缘下的杂质面浓度(即，第一p型区6a的杂质面浓度)和此部分的电场强度的关系。通常，在正电极3的边缘下产生电场的峰值。模拟的结果表明，如图2所示，第一p型区6a的杂质面浓度为1.8×1013～4×1013cm-2的范围时，其峰值被抑制在1MV/cm或更低。另一方面，图3表示对本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：半导体衬底；在上述半导体衬底上形成的ｎ型漂移层；在上述半导体衬底上形成、且与上述ｎ型漂移层进行肖特基接触的电极；以及在上述ｎ型漂移层上部形成、且在包含上述电极的与上述半导体衬底 接触部分的边缘之下的区域上设置的ｐ型ＪＴＥ即结型终端扩展区，在上述ＪＴＥ区包含：与上述边缘连接的第一ｐ型区；和在上述第一ｐ型区外侧形成、且杂质面浓度比该第一ｐ型区低的第二ｐ型区，在距上述边缘≥１５μｍ的外侧设 置上述第二ｐ型区；上述第一ｐ型区的杂质面浓度为１．８×１０↑［１３］～４×１０↑［１３］ｃｍ↑［－２］；上述第二ｐ型区的杂质面浓度为１×１０↑［１３］～２．５×１０↑［１３］ｃｍ↑［－２］。

【技术特征摘要】
JP 2004-12-7 2004-3537571.一种半导体器件，其特征在于包括半导体衬底；在上述半导体衬底上形成的n型漂移层；在上述半导体衬底上形成、且与上述n型漂移层进行肖特基接触的电极；以及在上述n型漂移层上部形成、且在包含上述电极的与上述半导体衬底接触部分的边缘之下的区域上设置的p型JTE即结型终端扩展区，上述JTE区包含与上述边缘连接的第一p型区；和在上述第一p型区外侧形成、且杂质面浓度比该第一p型区低的第二p型区，在距上述边缘≥15μm的外侧设置上述第二p型区；上述第一p型区的杂质面浓度为1.8×1013～4×1013cm-2；上述第二p型区的杂质面浓度为1×1013～2.5×1013cm-2。2.根据权利要求1所述的半导体器件，其特征在于，上述第一p型区和上述第二p型区的厚度相等，而第二p型区每单位体积的杂质浓度更低。3.根据权利要求1所述的半导体器件，其特...

【专利技术属性】
技术研发人员：大塚健一，樽井阳一郎，松野吉德，黑田研一，杉本博司，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[]