电荷陷入式存储单元的操作方法以及电荷陷入式集成电路技术

一种具有可储存多个位的电荷陷入结构的存储单元。一个高临界偏压配置会施加在存储单元的电荷陷入结构的一部分上以储存高临界状态，且一个低临界偏压配置会施加在电荷陷入结构的其它部分上以提高其临界电压来储存低临界状态，但并不超过低临界状态的最高临界电压，以降低存储单元不同部分之间的读取干扰效应。在另一个电荷陷入式存储单元中，当一个高临界偏压配置施加在存储单元上以储存较高临界状态时，该偏压配置试图使存储单元的电荷陷入结构的所有部分储存较高临界状态。当一个低临界偏压配置施加在存储单元上以储存较低临界状态时，该偏压配置试图使存储单元的电荷陷入结构的所有部分储存较低临界状态，但并不超过低临界状态的最高临界电压。

【技术实现步骤摘要】

本专利技术涉及一种非易失存储器与一般具有非易失存储器的集成电路，且特别涉及一种非易失存储器的操作方法与电路。
技术介绍
一般而言，读取干扰(read disturb)已逐渐成为操作非易失存储单元的一种严重问题，这种问题对电荷陷入式存储单元(charge-trapping memorycells)而言特别严重。读取干扰一般会发生在对存储单元执行读取动作期间。在读取动作期间，例如1.6伏特的漏极偏压(drain bias)，会使电子流从源极(source)流入存储单元的漏极(drain)。漏极偏压的程度可高到足够让电子(electrons)注入漏极电荷陷入结构的陷入部分(trapping part)。在经过多次重复读取动作之后，这些注入的电子会提高漏极电荷陷入结构陷入部分的临界电压(threshold voltage)。图1A及图1B表示发生在存储单元中的读取干扰问题。图1A及图1B两者都表示一个陷入式存储单元，且该陷入式存储单元包括一个基底(substrate)140、一个第一电流运载端子(current-carrying terminal)150、一个第二电流运载端子160、一个本文档来自技高网...

【技术保护点】
一种操作位于基底上的电荷陷入式存储单元的操作方法，其特征是该电荷陷入式存储单元包括第一电流运载端子、第二电流运载端子、以及包含第一陷入部分及第二陷入部分的电荷陷入结构，且每一该第一陷入部分及该第二陷入部分，都与临界电压与至少一个高临界状态存储及低临界状态相关，该操作方法包括：响应命令，将该高临界状态，储存在该第一陷入部分中，其包括：施加第一偏压配置，通过将与该第一陷入部分相关的该临界电压，设定为该高临界状态，而在该第一陷入部分中，建立该高临界状态，以及施加第二偏压配置，提高与该第二陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压。

【技术特征摘要】
US 2004-12-30 11/027,7201.一种操作位于基底上的电荷陷入式存储单元的操作方法，其特征是该电荷陷入式存储单元包括第一电流运载端子、第二电流运载端子、以及包含第一陷入部分及第二陷入部分的电荷陷入结构，且每一该第一陷入部分及该第二陷入部分，都与临界电压与至少一个高临界状态存储及低临界状态相关，该操作方法包括响应命令，将该高临界状态，储存在该第一陷入部分中，其包括施加第一偏压配置，通过将与该第一陷入部分相关的该临界电压，设定为该高临界状态，而在该第一陷入部分中，建立该高临界状态，以及施加第二偏压配置，提高与该第二陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压。2.根据权利要求1所述的操作方法，其特征是该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。3.根据权利要求1所述的操作方法，其特征是当通过在该第一陷入部分附近，施加非零的漏极偏压，而执行读取动作时，该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。4.根据权利要求1所述的操作方法，其特征是当通过在该第二陷入部分附近，施加非零的漏极偏压，而执行读取动作时，该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。5.根据权利要求1所述的操作方法，其特征是该临界电压提高包括将多个电子加入至该第二陷入部分。6.根据权利要求1所述的操作方法，其特征是该临界电压提高可降低位于该第一陷入部分及该第二陷入部分下方的该基底的至少某些部分中的横向电场。7.根据权利要求1所述的操作方法，其特征是该第一陷入部分位于该第一电流运载端子附近，且该第二陷入部分位于该第二电流运载端子附近。8.根据权利要求1所述的操作方法，其特征是该电压提高将与该第二陷入部分相关的该临界电压，提高大约0.2至1.0伏特。9.根据权利要求1所述的操作方法，其特征是每一该第一陷入部分及该第二陷入部分，只与包含该高临界状态及该低临界状态的两个临界状态相关。10.根据权利要求1所述的操作方法，其特征是每一该第一陷入部分及该第二陷入部分，与包含该高临界状态、该低临界状态、以及至少两个其它临界状态的四个临界状态相关。11.一种电荷陷入式集成电路，其特征是包括电荷陷入式存储单元阵列，其中每一阵列都具有至少一个低临界状态及高临界状态，且每一电荷陷入式存储单元都包括第一电流运载端子；第二电流运载端子；以及电荷陷入结构，其包括第一陷入部分及第二陷入部分，而且每一该第一陷入部分及该第二陷入部分，都与临界电压及至少一个高临界状态及低临界状态相关；以及连接至该阵列的逻辑，该逻辑响应命令，将该高临界状态，储存在该第一陷入部分中，其包括施加第一偏压配置，通过将与该第一陷入部分相关的该临界电压，设定为该高临界状态，而在该第一陷入部分中，建立该高临界状态，以及施加第二偏压配置，提高与该第二陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压。12.根据权利要求11所述的电荷陷入式集成电路，其特征是该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。13.根据权利要求11所述的电荷陷入式集成电路，其特征是当通过在该第一陷入部分附近，施加非零的漏极偏压，而执行读取动作时，该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。14.根据权利要求11所述的电荷陷入式集成电路，其特征是当通过在该第二陷入部分附近，施加非零的漏极偏压，而执行读取动作时，该临界电压提高可降低在该电荷陷入式存储单元上的读取干扰效应。15.根据权利要求11所述的电荷陷入式集成电路，其特征是该临界电压提高包括将多个电子加入至该第二陷入部分。16.根据权利要求11所述的电荷陷入式集成电路，其特征是该临界电压提高可降低位于该第一陷入部分及该第二陷入部分下方的该基底的至少某些部分中的横向电场。17.根据权利要求11所述的电荷陷入式集成电路，其特征是该第一陷入部分位于该第一电流运载端子附近，且该第二陷入部分位于该第二电流运载端子附近。18.根据权利要求11所述的电荷陷入式集成电路，其特征是该电压提高将与该第二陷入部分相关的该临界电压，提高大约0.2至1.0伏特。19.根据权利要求11所述的电荷陷入式集成电路，其特征是每一该第一陷入部分及该第二陷入部分，只与包含该高临界状态及该低临界状态的两个临界状态相关。20.根据权利要求11所述的电荷陷入式集成电路，其特征是每一该第一陷入部分及该第二陷入部分，与包含该高临界状态、该低临界状态、以及至少两个其它临界状态的四个临界状态相关。21.一种操作位于基底上的电荷陷入式存储单元的操作方法，其特征是该电荷陷入式存储单元包括第一电流运载端子、第二电流运载端子、以及包含第一陷入部分及第二陷入部分的电荷陷入结构，且每该第一陷入部分及该第二陷入部分，都与临界电压与至少一个高临界状态存储及低临界状态相关，该操作方法包括响应命令，将该低临界状态，储存在该第一陷入部分及该第二陷入部分中，其包括施加第一偏压配置，通过将与该第一陷入部分及该第二陷入部分相关的该临界电压，设定为该低临界状态，而在该第一陷入部分及该第二陷入部分中，建立该低临界状态，以及施加第二偏压配置，以提高与该第一陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压，以及提高与该第二陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压。22.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压包括将与该第一陷入部分及该第二陷入部分相关的上述这些临界电压，提高至实质上相同的临界电压。23.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压包括将与该第一陷入部分及该第二陷入部分相关的上述这些临界电压，提高至不同的临界电压。24.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压可降低在该电荷陷入式存储单元上的读取干扰效应。25.根据权利要求21所述的操作方法，其特征是当通过在该第一陷入部分附近，施加非零的漏极偏压，而执行读取动作时，提高上述这些临界电压可降低在该电荷陷入式存储单元上的读取干扰效应。26.根据权利要求21所述的操作方法，其特征是当通过在该第二陷入部分附近，施加非零的漏极偏压，而执行读取动作时，提高上述这些临界电压可降低在该电荷陷入式存储单元上的读取干扰效应。27.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压包括将多个电子加入至该第一陷入部分及该第二陷入部分。28.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压包括在不同动作中，将多个电子加入至该第一陷入部分及该第二陷入部分。29.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压可降低位于该第一陷入部分及该第二陷入部分下方的该基底的至少某些部分中的横向电场。30.根据权利要求21所述的操作方法，其特征是该第一陷入部分位于该第一电流运载端子附近，且该第二陷入部分位于该第二电流运载端子附近。31.根据权利要求21所述的操作方法，其特征是提高上述这些临界电压将与该第一陷入部分及该第二陷入部分相关的该临界电压，提高大约0.2至1.0伏特。32.根据权利要求21所述的操作方法，其特征是每一该第一陷入部分及该第二陷入部分，只与包含该高临界状态及该低临界状态的两个临界状态相关。33.根据权利要求21所述的操作方法，其特征是每一该第一陷入部分及该第二陷入部分，与包含该高临界状态、该低临界状态、以及至少两个其它临界状态的四个临界状态相关。34.一种电荷陷入式集成电路，其特征是包括电荷陷入式存储单元阵列，其中每一阵列都具有至少一个低临界状态及高临界状态，且每一电荷陷入式存储单元都包括第一电流运载端子；第二电流运载端子；以及电荷陷入结构，其包括第一陷入部分及第二陷入部分，而且每一该第一陷入部分及该第二陷入部分，都与临界电压及至少一个高临界状态及低临界状态相关；以及连接至该阵列的逻辑，该逻辑响应命令，将该低临界状态，储存在该第一陷入部分及该第二陷入部分中，其包括施加第一偏压配置，通过将与该第一陷入部分及该第二陷入部分相关的该临界电压，设定为该低临界状态，而在该第一陷入部分及该第二陷入部分中，建立该低临界状态，以及施加第二偏压配置，以提高与该第一陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压，以及提高与该第二陷入部分相关的该临界电压，但不超过该低临界状态的最高临界电压。35.根据权利要求34所述的电荷陷入式集成电路，其特征是提高上述这些临界电压包括将与该第一陷入部分及该第二陷入部分相关的上述这些临界电压，提高至实质上...

【专利技术属性】
技术研发人员：吴昭谊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]