电荷陷入非易失存储单元及其阵列的编程方法技术

本发明专利技术披露一种上升Ｖ↓［ｓ］通道起始二次电子注入（ＣＨＩＳＥＬ）程序化方法，用来程序化电荷陷入非易失性存储单元。在该程序化方法中，一个正源极电压会施加至电荷陷入非易失性存储单元的源极，一个正漏极电压会施加至电荷陷入非易失性存储单元的漏极，其中该正漏极电压大于该正源极电压。而且电荷陷入非易失性存储单元的基底为接地。此外，一个正栅极电压会施加至电荷陷入非易失性存储单元的多晶硅栅极。

【技术实现步骤摘要】

本专利技术涉及一种程序化快闪存储单元的方法，且较特别的是，涉及一种使用上升VS通道起始二次电子注入(CHISEL)程序化方法，程序化一个2位的电荷陷入非易失性存储单元的方法。
技术介绍
广泛用在半导体业的电荷陷入非易失性存储单元(charge-trappingnonvolatile memory cells)，为一种可将电荷(charges)储存在其电荷陷入层(charge-trapping layer)中，且当电源消失时，仍能保留其储存电荷的存储单元。如果电荷陷入非易失性存储单元可在电荷陷入层的两端储存电荷，则电荷陷入非易失性存储单元可执行2位操作。在公知技术中，使用一种通道热电子(channel hot electron，CHE)程序化方法(programming method)，来程序化(program)电荷陷入非易失性存储单元。然而，公知的CHE程序化方法的缺点为需使用较大的程序化电流，而且其程序化速度较低。为克服CHE程序化方法的缺点，在一种公知的通道起始二次电子注入(channel initiated secondary electron injection，CHIS本文档来自技高网...

【技术保护点】
一种用来程序化可执行２位运算的电荷陷入非易失性存储单元的方法，其特征是该方法包括：施加正源极电压到该电荷陷入非易失性存储单元的源极上；施加正漏极电压到该电荷陷入非易失性存储单元的漏极上，以使得该正漏极电压会大于该正源极电压； 以及将该电荷陷入非易失性存储单元的基底接地。

【技术特征摘要】
US 2004-12-30 11/026,7081.一种用来程序化可执行2位运算的电荷陷入非易失性存储单元的方法，其特征是该方法包括施加正源极电压到该电荷陷入非易失性存储单元的源极上；施加正漏极电压到该电荷陷入非易失性存储单元的漏极上，以使得该正漏极电压会大于该正源极电压；以及将该电荷陷入非易失性存储单元的基底接地。2.根据权利要求1所述的电荷陷入非易失性存储单元的程序化方法，其特征是还包括施加正栅极电压到该电荷陷入非易失性存储单元的多晶硅栅极上。3.根据权利要求2所述的电荷陷入非易失性存储单元的程序化方法，其中该正栅极电压在6V到12V的范围内。4.根据权利要求1所述的电荷陷入非易失性存储单元的程序化方法，其特征是该正源极电压在0.5V到3V的范围内。5.根据权利要求1所述的电荷陷入非易失性存储单元的程序化方法，其特征是该正漏极电压大于该正源极电压加上电压因数的结合电压。6.根据权利要求5所述的电荷陷入非易失性存储单元的程序化方法，其特征是该电压因数为2V。7.根据权利要求1所述的电荷陷入非易失性存储单元的程序化方法，其特征是该电荷陷入非易失性存储单元为n通道存储单元。8.根据权利要求1所述的电荷陷入非易失性存储单元的程序化方法，其特征是该电荷陷入非易失性存储单元包括电荷陷入层，且该电荷陷入层从氮化硅、氧化铝、及氧化铪所组成的群组中所选出。9.一种用来程序化电荷陷入非易失性存储器阵列的方法，其特征是该方法包括从该电荷陷入非易失性存储器阵列中，选出即将被程序化的电荷陷入非易失性存储单元；施加第一正电压到连接至该电荷陷入非易失性存储单元的源极的第一局部位线；施加第二正电压到连接至该电荷陷入非易失性存储单元的漏极的第二局部位线，以使得该第二正电压会大于该第一正电压；以及将该电荷陷入非易失性存储单元的基底接地。10.根据权利要求9所述的电荷陷入非易失性存储器阵列的程序化方法，其特征是还包括施加第三正电压到连接至即将被程序化的该电荷陷入非易失性存...

【专利技术属性】
技术研发人员：吕函庭，谢光宇，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]