半导体器件制造方法技术

本发明专利技术的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中，包含步骤：形成连接到元件的第一导电层并在该导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；使用该掩模进行干法蚀刻处理该第二导电层；并使用剩下的掩模进行湿法蚀刻来处理该第一导电层，其中在该干法蚀刻中，第二导电层的蚀刻速率高于第一导电层的蚀刻速率，且其中在该湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。

【技术实现步骤摘要】

本专利技术涉及具有布线的半导体器件的制造方法，该布线中堆叠了多个导电层，本专利技术还涉及具有布线的半导体器件的制造方法，其中多个导电层分别由不同的材料制成。特别地，本专利技术涉及具有布线的半导体器件的制造方法，在该布线中，含有铝(Al)作为主要成分的导电层堆叠在含有钼(Mo)作为主要成分的导电层上。
技术介绍
提出了通过在绝缘表面上堆叠多个导电层并蚀刻该叠层来制造布线的方法(见参考1日本待审专利申请No.H07-169837)。结合图6A至6C解释参考1所提及的布线制造方法。在绝缘表面600上形成第一导电层601和第一导电层601之上的第二导电层602。在第二导电层602上形成抗蚀剂掩模603(图6A)。使用掩模603，干法蚀刻第二导电层602直至暴露第一导电层601的表面，以形成被处理成任意形状的第二导电层612(图6B)。使用剩余的掩模对第一导电层601进行湿法蚀刻以形成第一导电层611。这样形成了具有第一导电层611和第二导电层612的叠层的布线(图6C)。在参考1所提及的布线制造方法中，在进行湿法蚀刻以处理第一导电层601时，第二导电层612的蚀刻速率远小于第一导电层60本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在绝缘表面上形成第一导电层；在该第一导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；通过使用该抗蚀剂掩模进行干法蚀刻处理该第二导电层；以及使用该抗蚀剂掩模进行湿法 蚀刻处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，且其中在湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。

【技术特征摘要】
JP 2004-11-29 2004-3433201.一种半导体器件制造方法，包括在绝缘表面上形成第一导电层；在该第一导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；通过使用该抗蚀剂掩模进行干法蚀刻处理该第二导电层；以及使用该抗蚀剂掩模进行湿法蚀刻处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，且其中在湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。2.根据权利要求1的半导体器件制造方法，其中该第一导电层为成叠的层。3.根据权利要求1的半导体器件制造方法，其中该第二导电层为成叠的层。4.根据权利要求1的半导体器件制造方法，其中该第一导电层薄于该第二导电层。5.根据权利要求1的半导体器件制造方法，其中该第二导电层的厚度为该第一导电层厚度的五倍或更多倍。6.根据权利要求1的半导体器件制造方法，其中该第二导电层的厚度为300nm至7μm。7.根据权利要求1的半导体器件制造方法，其中该第一导电连接到晶体管。8.一种半导体器件制造方法，包括在绝缘表面上形成第一导电层；在该第一导电层上形成第二导电层；在该第二导电层上形成第三导电层；在该第三导电层上形成抗蚀剂掩模；通过使用该抗蚀剂掩模进行第一蚀刻来处理该第三导电层；通过使用该抗蚀剂掩模进行干法蚀刻来处理该第二导电层；以及使用该抗蚀剂掩模进行湿法蚀刻来处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，且其中在湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率，且等于或低于第三导电层的蚀刻速率。9.根据权利要求8的半导体器件制造方法，其中该第三导电层为成叠的层。10.根据权利要求8的半导体器件制造方法，其中该第一导电层为成叠的层。11.根据权利要求8的半导体器件制造方法，其中该第二导电层为成叠的层。12.根据权利要求8的半导体器件制造方法，其中该第一导电层薄于该第二导电层。13.根据权利要求8的半导体器件制造方法，其中该第二导电层的厚度为该第一导电层厚度的五倍或更多倍。14.根据权利要求8的半导体器件制造方法，其中该第二导电层的厚度为300nm至7μm。15.根据权利要求8的半导体器件制造方法，其中该第一导电层连接到晶体管。16.一种半导体器件制造方法，包括在绝缘表面上形成含有钼的第一导电层；在第一导电层上形成含有铝的第二导电层；在第二导电层上形成抗蚀剂掩模；使用该抗蚀剂掩模进行干法蚀刻来处理该第二导电层；以及使用该抗蚀剂掩模进行湿法蚀刻来处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，且其中在湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。17.一种半导体器件制造方法，包括在绝缘表面上形成含有钼的第一导电层；在第一导电层上形成含有铝的第二导电层；在第二导电层上形成抗蚀剂掩模；使用该抗蚀剂掩模进行干法蚀刻来处理该第二导电层；以及使用该抗蚀剂掩模进行湿法蚀刻来处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，其中使用含有磷酸和硝酸的混合溶液进行该湿法蚀刻，且其中磷酸和硝酸的浓度之比为70％或更高。18.一种半导体器件制造方法，包括在绝缘表面上形成含有钼的第一导电层；在第一导电层上形成含有铝的第二导电层；在第二导电层上形成抗蚀剂掩模；使用该抗蚀剂掩模进行干法蚀刻来处理该第二导电层；以及使用该抗蚀剂掩模进行湿法蚀刻来处理该第一导电层，其中在干法蚀刻中，第二导电层的蚀刻速率大于第一导电层的蚀刻速率，其中使用含有磷酸和硝酸的混合溶液进行该湿法蚀刻，且其中磷酸和硝酸的浓度之比为70％或更高，且该混合溶液的温度为40℃或更高。19.一种半导体器件制造方法，包括在绝缘表面上形成含有钼的第一导电层；在第一导电层上形成第二导电层，该第二导电层含有铝和添加了镍的铝的叠层；在第二导电层上形成抗蚀剂掩模；使用该抗蚀剂掩模进行干法蚀刻来处理该第二导...

【专利技术属性】
技术研发人员：冈本悟，藤井照幸，大沼英人，石塚章广，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]