用于铜金属化的ＡＬＤ氮化钽的集成制造技术

本发明专利技术提供一种在集成处理装置中使用的方法和设备，用于沉积氮化钽阻挡层。在通过远程产生的等离子体进行的清洁步骤之后，通过原子层沉积来沉积氮化钽，并且通过ＰＶＤ来沉积钽。将氮化钽从电介质层中的特征的底部被去除，以露出所沉积的氮化钽下方的导电材料。可选地，在去除步骤之后，可以通过物理气相沉积来沉积附加的钽层。可选地，氮化钽沉积和钽沉积可以发生在同一处理室中。最后沉积晶种层。

【技术实现步骤摘要】
【国外来华专利技术】用于铜金属化的ALD氮化钽的集成
本专利技术的实施例涉及用于制造集成电路器件的方法。更具体地，本专利技术的实施例涉及在金属互连结构的形成中使用ALD氮化钽层的系统和方法。
技术介绍
随着集成电路(IC)器件的结构尺寸被减小到亚1/4微米的尺度，电阻和电路密度成为认为关心和待改进的领域。多层互连技术提供了遍及IC器件导电路径，并且被形成为高宽高比的特征，包括接触、插塞、过孔、线、引线和其他特征。用于在衬底上形成互连的典型方法包括：沉积一层或者多层；刻蚀这些层中的至少一层以形成一个或者多个特征；在特征中沉积阻挡层；以及沉积一层或者多层以填充该特征。一般来说，特征形成于布置在下导电层和上导电层之间的电介质材料内。互连被形成在特征内，以连接上下导电层。可靠地形成这些互连特征对于电路的生产以及增大电路密度的不断努力以及单个衬底的质量而言是重要的。铜是用于填充亚微米高宽高比互连特征的选用金属，因为铜及其合金具有比铝低的电阻率。但是，铜更容易扩散到周围材料中，并且可能改变邻近层的电子器件特性。扩散的铜可能在层之间形成导电路径，由此降低了整个电路的可靠性，并且甚至可以导致器件失效。因此，阻挡层在铜金属化之前被沉积，以防止或者阻止铜原子的扩散。阻挡层通常是难熔金属，诸如钨、钛、钽及其氮化物，这些都具有比铜大的电阻率。为了在特征内沉积阻挡层，阻挡层通常被沉积在特征的底部以及其侧壁上。阻挡层在侧壁上的适当沉积通常导致在底部上过量沉积。阻挡层在特征底部上的过量的量不仅增大了特征的总电阻，而且还形成了多层互连结构的较上金属互连和较下金属互连之间的障碍。-->因此，存在对于用于形成使互连的电阻最小化的金属互连结构的改进方法的需要。
技术实现思路
本专利技术的一个实施例提供了一种在半导体衬底上形成金属互连的方法，包括：在阻挡层沉积之前，通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触，来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料；在第二处理室中，在1和10Torr之间的压力以及200和300℃之间的温度下，通过原子层沉积在所述特征内沉积氮化钽层；在第三处理室中通过物理气相沉积在所述氮化钽层上沉积钽层；在第四处理室中等离子体刻蚀所述钽层和所述氮化钽层，以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分，来露出所述导电材料；通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜；以及在第五处理室中，在所述导电材料和所述钽层上沉积晶种层，其中，所述第一处理室、所述第二处理室、所述第三处理室、所述第四处理室、以及所述第五处理室位于集成装置中。一种用于在半导体衬底上形成金属互连的设备，包括：第一处理室，用于在阻挡层沉积之前，通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触，来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料；第二处理室，用于在1和10Torr之间的压力以及200和300℃之间的温度下，通过原子层沉积在所述特征内沉积氮化钽层；第三处理室，用于通过物理气相沉积在所述氮化钽层上沉积钽层；第四处理室，用于等离子体刻蚀所述钽层和所述氮化钽层，以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分，来露出所述导电材料，并且通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜；以及第五处理室，用于在所述导电材料和所述钽层上沉积晶种层，其中，所述第一处理室、所述第二处理室、所述第三处理室、-->所述第四处理室、以及所述第五处理室位于集成装置中。附图说明可以参考本专利技术的实施例对上面所简要概述的本专利技术进行更具体的描述，由此可以详细理解实现本专利技术的所述特征的方式，其中，本专利技术的实施例被示于附图中。但是应该注意，所述描述和附图仅仅示出了本专利技术的典型实施例，并且因此不应被认为是对其范围的限制，因为本专利技术可以允许其他等效的实施例。图1示出了在金属互连结构的形成中的一个阶段中使用ALD氮化钽层的方法的一个实施例。图2示出了在金属互连结构的形成中的一个阶段中使用ALD氮化钽层的方法的另一个实施例。图3A示出了在金属互连结构的形成中的一个阶段中使用ALD氮化钽层的方法的另一个实施例。图3B示出了在金属互连结构的形成中使用两个ALD氮化钽沉积步骤的方法的实施例。图4示出了适用于执行本文所述的互连制造工序的示例性集成组群装置的示意性平面图。图5示出了典型的预清洁室。图6示出了用于根据循环沉积技术形成薄阻挡层的示例性处理室的示意性局部横截面。图7示出了用于根据物理气相沉积技术形成薄金属层的示例性处理室的示意性局部横截面。图8示出了用于形成薄晶种层或者粘附层的示例性处理室的示意性局部横截面。图9A-9F是在图1的方法中的各个阶段的示例性衬底结构的示意性表示。图10是在图2的方法中的一个阶段的示例性衬底结构的示意性表示。-->图11是在图3A的方法中的一个阶段的示例性衬底结构的示意性表示。图12比较了对于具有铜-铝晶种的ALD氮化钽和具有铜晶种的PVD阻挡的作为无故障工作时间的函数的累积概率。图13比较了对于具有穿通和ALD氮化钽层的ALD氮化钽；具有新穿通的ALD氮化钽层经过氩处理的ALD氮化钽；以及具有氮化钽、钽和钽覆平的基线的作为无故障工作时间的函数的累积概率。具体实施方式图1示出了在金属互连结构的形成中使用ALD氮化钽沉积的方法的一个实施例。在步骤101，进行预处理以制备用于进一步修饰的表面。预处理选项包括氮等离子体、水等离子体、氢和氦等离子体、低能等离子体、用钛或者铝预覆平或者其他预清洁工艺。在步骤102，通过原子层沉积在衬底结构上沉积氮化钽。在步骤104，通过物理气相沉积在步骤102中所形成的氮化钽上沉积钽层。在步骤106，进行穿通步骤，以去除在步骤102中所沉积的氮化钽中的一部分，并且去除在步骤104中所沉积的钽中的一部分。在步骤108，可以进行可选的钛覆平步骤，以通过物理气相沉积在步骤106的所得衬底结构上沉积钽。在步骤110，在步骤106或步骤108的所得衬底结构上形成晶种层。在步骤110后，可以进行可选的粘附层沉积步骤112或者铜或者其他沉积步骤114。沉积装置图4是可以适用于进行在本文中所述的方法的示例性多室处理系统600的示意性俯视图。这样的处理系统600可以是可从Santa Clara，California的Applied Materials，Inc.商购的EnduraTM系统。类似的多室处理系统公开于1993年2月16日授权的题目为“Stage Vacuum WaferProcessing System and Method”的美国专利No.5,186,718中，该专利通过应用被包含在本文中。系统400一般包括用于将衬底转移到和转移出系统400的加载锁定室-->402和404。通常，因为系统400处于真空，加载锁定室402和404可以“抽空”被引入到系统400中的衬底。第一机械手410可以在加载锁定室402和404与第一组的一个或者多个衬底处理室412、414、416和418(示出了四个)之间转移衬底。每一个处本文档来自技高网...

【技术保护点】
一种在半导体衬底上形成金属互连的方法，包括：在阻挡层沉积之前，通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触，来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料；在第二处理室中，在１和１０Ｔｏｒｒ之间的压力以及２００和３００℃之间的温度下，通过原子层沉积在所述特征内沉积氮化钽层；在第三处理室中通过物理气相沉积在所述氮化钽层上沉积钽层；在第四处理室中等离子体刻蚀所述钽层和所述氮化钽层，以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分，来露出所述导电材料；通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜；以及在第五处理室中，在所述导电材料和所述钽层上沉积晶种层，其中，所述第一处理室、所述第二处理室、所述第三处理室、所述第四处理室、以及所述第五处理室位于集成装置中。

【技术特征摘要】
【国外来华专利技术】US 2003-6-13 60/478,6631.一种在半导体衬底上形成金属互连的方法，包括：在阻挡层沉积之前，通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触，来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料；在第二处理室中，在1和10Torr之间的压力以及200和300℃之间的温度下，通过原子层沉积在所述特征内沉积氮化钽层；在第三处理室中通过物理气相沉积在所述氮化钽层上沉积钽层；在第四处理室中等离子体刻蚀所述钽层和所述氮化钽层，以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分，来露出所述导电材料；通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜；以及在第五处理室中，在所述导电材料和所述钽层上沉积晶种层，其中，所述第一处理室、所述第二处理室、所述第三处理室、所述第四处理室、以及所述第五处理室位于集成装置中。2.如权利要求1所述的方法，其中，所述清洁操作在40到200mTorr下进行30到120秒。3.如权利要求1所述的方法，其中，所述清洁操作由包括1到600W的RF功率的等离子体执行，晶片偏压为10到100W，并且频率为1到4MHz。4.如权利要求1所述的方法，其中，所述清洁操作由0％到约10％的氢和约90％到100％的氦组成的供入气体执行。5.如权利要求1所述的方法，其中，所述氮化钽沉积在100到300℃的加热器温度和在1到5Torr下进行。6.如权利要求1所述的方法，其中，所述氮化钽沉积进行1分钟或者更短的时间。7.如权利要求1所述的方法，其中，所述氮化钽沉积利用选自包括叔-->丁基亚氨基三(二乙氨基)钽、五(甲基乙基氨基)钽；五(二甲氨基)钽；五(二乙氨基)钽、叔丁基亚氨基三(二乙基甲基氨基)、叔丁基亚氨基三(二甲氨基)钽、三氢化双(环戊二烯基)钽和三氢化双(甲基环戊二烯基)钽的组中的含钽前驱体来进行。8.如权利要求1所述的方法，其中，所述氮化钽沉积利用选自包括氨；肼；甲基肼；二甲基肼；叔丁基肼；苯肼以及偶氮异丁烷乙基叠氮的组中的含氮前驱体来进行。9.如权利要求1所述的方法，其中，所述氮化钽沉积利用以100到3000sccm持续2.0秒或者更短的脉冲输入到所述室中的所述含钽前驱体来进行。10.如权利要求1所述的方法，其中，所述氮化钽沉积利用以100到3000sccm持续2.0秒或者更短的脉冲输入到所述室中的所述含氮前驱体来进行。11.如权利要求1所述的方法，其中，所述氮化钽沉积利用以1000到10000sccm连续地流入到所述室中的氩来进行。12.如权利要求1所述的方法，其中，所述钽层沉积在10到50℃下进行，并且晶片偏压为100到1000W。13.如权利要求1所述的方法，其中，所述等离子体刻蚀利用选自包括氩、氮或者氢的组中的气体来进行。14.如权利要求1所述的方法，其中，所述等离子体刻蚀利用100到1000W的RF功率进行1到20秒。15.如权利要求1所述的方法，其中，所述等离子体刻蚀利用定向氩等离子体来进行。16.如权利要求1所述的方法，还包括通过物理气相沉积在所述钽层上沉积附加的金属。17.如权利要求16所述的方法，还包括沉积块金属层。18.如权利要求1所述的方法，其中，所述第三处理室和所述第四处理室是同一室。19.如权利要求1所述的方法，其中，所述第四处理室和所述第五处-->理室是同一室。20.如权利要求16所述的方法，其中，所述金属选自包括铜、铜铝、铜锡、钽、钨、铊、钴、钛和铝的组。21.如权利要求16所述的方法，其中，所述沉积在10到50℃和100到1000W的晶片偏压下进行。22.如权利要求1所述的方法，其中，所述晶种层通过选自包括化学气相沉积、物理气相沉积、电镀和无电镀的组的方法来沉积。23.如权利要求1所述的方法，其中，所述晶种层包括选自包括铜、铜铝、铜锡、钽、钨、铊、钴、钛和铝的组的金属。24.如权利要求1所述的方法，还包括在所述在阻挡层沉积...

【专利技术属性】
技术研发人员：钟华，尼尔玛蕾麦提，吉克余，洛德里克克莱格莫斯理，张镁，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：US[美国]