用于制造具有金属线的半导体器件的方法技术

提供了一种用于制造具有金属线的半导体器件的方法。该方法包括：在基板上形成层间绝缘层；在所述层间绝缘层中形成开口；在所述开口和所述层间绝缘层上形成阻挡金属层；在所述阻挡金属层上形成第一导电层，直到填充了所述开口；对所述第一导电层执行伴随过蚀刻的第一蚀刻工艺以形成填充到所述开口中的互连层；对在第一蚀刻工艺之后暴露的阻挡金属层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；在具有倾斜轮廓的所述层间绝缘层、互连层和阻挡金属层上形成第二导电层；以及选择性地蚀刻所述第二导电层以形成金属线。

【技术实现步骤摘要】

由于半导体器件已经高度集成，设计规则亦已经降低。这样，由于开口掩埋技术对多层互连工艺有重要影响，允许通过掩埋诸如接触孔和通孔的具有亚半微米(sub-halfmicron)尺寸的深开口以期望可靠性水平大规模生产半导体器件的有效开口掩埋技术是必要的。目前，钨塞工艺已经作为开口掩埋技术被提出，这是因为由于钨的低电阻率，钨在接触电阻方面是有利的。图1A到1C是示出使用常规钨塞工艺形成半导体器件中的金属线的方法的横截面视图。参考图1A，层间绝缘层12被形成于基板11上并且之后被平坦化。基板由硅形成并且包括其它元件，如栅结构和位线。层间绝缘层12被选择性地蚀刻以形成用于在金属线中使用的接触孔13。接触孔13暴露基板11的预定部分，其通常是源和漏区。阻挡金属层14形成在接触孔13和层间绝缘层12上。阻挡金属层14由TiN或Ti/TiN形成。钨层15形成在阻挡金属层14上，直到填充了接触孔13。参考图1B，在电感耦合等离子体(ICP)蚀刻设备使用基于氟的等离子体对钨层15执行地毯式干蚀刻工艺。例如，SF6等离子体是基于氟的等离子体的实例。通过地毯式干蚀刻工艺，填充接触孔13的钨塞15A被形成。钨层15被过度蚀刻以获得完全隔离的钨塞15A。更具体而言，在接触孔13外形成的钨层15的部分被完全蚀刻，而填充到接触孔13中的钨层15的另一个部分被过度蚀刻以使钨塞15A保留在接触孔13内。对钨层15其它部分的过蚀刻导致将钨塞15A的上部去除到一深度“D”。参考标记15B表示在以上过蚀刻工艺之后形成的缺口。过蚀刻工艺被执行以防止随后的基于铝的金属线之间的电短路事件，其通常发生在钨层即使在使用Cl2等离子体形成基于铝的金属线的蚀刻工艺之后仍保留时。参考图1C，衬金属层(liner metal layer)16和铝层17被依次形成在图1B所示的以上得到的结构上。衬金属层16由Ti/TiN形成。尽管未示出，后续的金属线工艺对铝层17执行，由此获得金属线。然而，由于铝层17具有不良的阶梯覆盖特性，空隙“V”被产生于钨塞15A的缺口15B处。更具体而言，由于接触孔13的顶部侧向部分处的缺口15B具有很陡且垂直的轮廓，铝层17的阶梯覆盖特性常常被降级。由于电应力，这样的空隙“V”可导致基于铝的金属线处的电迁移事件，并且该电迁移事件可进一步导致基于铝的金属线和钨塞中的缺陷。许多目前制造的半导体器件被设计成以高速度操作，电应力水平和电应力的频率亦已经增加，并因此可能恶化半导体器件的可靠性。除了那些钨塞和基于铝的金属线以外，以上所描述的缺点可以在将包括接触塞的互连层填充到诸如通孔和接触孔的开口中以及之后形成金属线的任何工艺中发现。
技术实现思路
因此，本专利技术的一个目的是提供一种用于制造半导体器件的方法，其能够通过改善在包括诸如接触塞的互连层的底部结构上形成的金属线的阶梯覆盖特性来改善装置可靠性。根据本专利技术的一个方面，提供了一种用于制造半导体器件的方法，包括在基板上形成层间绝缘层；在所述层间绝缘层中形成开口；在所述开口和所述层间绝缘层上形成阻挡金属层；在所述阻挡金属层上形成第一导电层，直到填充了所述开口；对所述第一导电层执行伴随过蚀刻的第一蚀刻工艺以形成填充到所述开口中的互连层；对在第一蚀刻工艺之后暴露的阻挡金属层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；在具有倾斜轮廓的所述层间绝缘层、互连层和阻挡金属层上形成第二导电层；以及选择性地蚀刻所述第二导电层以形成金属线。根据本专利技术的另一个方面，提供了一种用于制造半导体器件的方法，包括在基板上形成层间绝缘层；在所述层间绝缘层中形成开口；在所述层间绝缘层和所述开口上形成氮化钛(TiN)层；在所述TiN层上形成钨层，直到填充了所述开口；执行伴随钨层的过蚀刻的第一蚀刻工艺以形成填充到所述开口中的钨塞；对在第一蚀刻工艺之后暴露的TiN层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；在具有倾斜轮廓的所述层间绝缘层、钨塞和TiN层上形成铝层；以及选择性地蚀刻所述铝层以形成金属线。附图说明根据结合附图给出的以下优选实施例描述，本专利技术的以上和其他目的和特征将变得显而易见，在附图中图1A到1C是示出使用常规钨塞工艺来形成具有金属线的半导体器件的方法的横截面视图；图2A到2E是示出根据本专利技术的一个特定实施例制造具有金属线的半导体器件的方法的横截面视图；图3是示出根据本专利技术的一个实施例的第二地毯式干蚀刻工艺的第一方法的横截面视图；图4是示出根据本专利技术的一个实施例的第二地毯式干蚀刻工艺的第二方法的横截面视图； 图5是示出根据本专利技术的一个实施例的第二地毯式干蚀刻工艺的第三方法的横截面视图；并且图6是示出根据本专利技术的一个实施例的第二地毯式干蚀刻工艺的第四方法的横截面视图。具体实施例方式以下将参考附图详细描述根据本专利技术的示例性实施例的。图2A到2E是示出根据本专利技术的一个特定实施例制造具有金属线的半导体器件的方法的横截面视图。参考图2A，层间绝缘层22被形成在基板21上。基板21由硅形成并且包括事先形成的元件，包括栅结构和位线。使用光刻工艺和干蚀刻工艺来蚀刻层间绝缘层22以形成开口23，其暴露基板21的预定部分，更具体而言是源和漏区。开口23可以是接触孔或通孔。如已知的，接触孔进行基板和互连线之间、位线和基板之间以及基板和存储节点之间的连接。通孔进行金属线之间的连接，并且被填充有互连层，其亦被称为“通路”。清洁工艺被执行以去除保留在开口23的底表面上的自然氧化物层或蚀刻残余物。清洁工艺是通过将图2A中所示的所得到的结构浸入硫酸(H2SO4)溶液大约5分钟然后浸入氟酸(HF)稀释溶液大约90秒来进行的。HF溶液以近似200份稀释剂与近似1份HF的比率来稀释。参考图2B，阻挡金属层24被形成在开口23和层间绝缘层22上。阻挡金属层24包括Ti/TiN或TiN并且具有范围从近似100到近似200的厚度。第一导电层25被形成在阻挡金属层24上，直到填充了开口23。第一导电层25是通过执行蚀刻工艺而填充到开口23中的互连层，并且包括钨。参考图2C，第一导电层25被蚀刻以形成填充到开口23中的互连层25A。互连层25A可以是接触、接触塞、塞或通路，这取决于使用目的。特别地，放置在开口23外的第一导电层25的部分使用地毯式干蚀刻工艺来蚀刻以使互连层25A被填充到开口23中。在以下，该地毯式干蚀刻工艺被称为“第一地毯式干蚀刻工艺”。例如，在第一地毯式干蚀刻工艺期间，如果第一导电层25包括钨，则在电感耦合等离子体(ICP)蚀刻设备使用基于氟的等离子体来蚀刻第一导电层25。基于氟的等离子体可以是SF6的等离子体，其可以容易地蚀刻钨层(即第一导电层25)。当互连层25A通过执行第一地毯式干蚀刻工艺形成在第一导电层25上时，对第一导电层25的过蚀刻对于将互连层25A相互隔离是必要的。就是说，过蚀刻工艺被执行以使放置在开口23外的第一导电层25的部分被去除，直到第一导电层25的另一个部分保留在开口23内。然而，在过蚀刻工艺期间，填充到开口23中的第一导电层25的其它部分亦被去除，从而形成缺口25B。缺口25B的顶部侧向部分具有接近90度的垂直轮廓。如果第一导电层25仍保留在开口23外，则即使在用于形成本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：　　　　在基板上形成层间绝缘层；　　　　在所述层间绝缘层中形成开口；　　　　在所述开口和所述层间绝缘层上形成阻挡金属层；　　　　在所述阻挡金属层上形成第一导电层，直到填充了所述开口；　　　　对所述第一导电层执行伴随过蚀刻的第一蚀刻工艺以形成填充到所述开口中的互连层；　　　　对在第一蚀刻工艺之后暴露的阻挡金属层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；　　　　在具有倾斜轮廓的所述层间绝缘层、互连层和阻挡金属层上形成第二导电层；以及　　　　选择性地蚀刻所述第二导电层以形成金属线。

【技术特征摘要】
KR 2005-4-30 10-2005-00365911.一种用于制造半导体器件的方法，包括在基板上形成层间绝缘层；在所述层间绝缘层中形成开口；在所述开口和所述层间绝缘层上形成阻挡金属层；在所述阻挡金属层上形成第一导电层，直到填充了所述开口；对所述第一导电层执行伴随过蚀刻的第一蚀刻工艺以形成填充到所述开口中的互连层；对在第一蚀刻工艺之后暴露的阻挡金属层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；在具有倾斜轮廓的所述层间绝缘层、互连层和阻挡金属层上形成第二导电层；以及选择性地蚀刻所述第二导电层以形成金属线。2.权利要求1的方法，其中所述第一蚀刻工艺和第二蚀刻工艺进一步包括地毯式干蚀刻工艺，在等离子体蚀刻工艺中使用电感耦合等离子体(ICP)作为等离子体源。3.权利要求2的方法，其中所述第二蚀刻工艺使用执行对阻挡金属层的物理化学蚀刻的气体作为主蚀刻气体以及至少高于近似150W的偏置功率。4.权利要求2的方法，其中所述第二蚀刻工艺使用执行对阻挡金属层的物理化学蚀刻的气体作为主蚀刻气体，将执行对阻挡金属层的化学蚀刻的气体添加给主蚀刻气体，并且使用至少高于近似150W的偏置功率。5.权利要求2的方法，其中所述第二蚀刻工艺使用执行对阻挡金属层的物理蚀刻的气体作为主蚀刻气体以及至少高于近似150W的偏置功率。6.权利要求2的方法，其中所述第二蚀刻工艺使用执行对阻挡金属层的物理蚀刻的气体作为主蚀刻气体，将执行对阻挡金属层的化学蚀刻的气体添加给主蚀刻气体，并且使用至少高于近似150W的偏置功率。7.权利要求6的方法，其中所述偏置功率的范围从近似150W到近似300W。8.权利要求6的方法，其中所述开口是接触孔和通孔之一。9.权利要求6的方法，其中所述阻挡金属层包括从氮化钛、钛及其组合中选择的一个。10.权利要求9的方法，其中所述第一导电层包括钨。11.权利要求9的方法，其中所述第二导电层包括铝。12.权利要求6的方法，其中所述第一蚀刻工艺和第二蚀刻工艺使用同一等离子体源在蚀刻设备原地执行。13.权利要求6的方法，其中所述第一蚀刻工艺和第二蚀刻工艺使用不同等离子体源在蚀刻设备非原地执行。14.一种用于制造半导体器件的方法，包括在基板上形成层间绝缘层；在所述层间绝缘层中形成开口；在所述层间绝缘层和所述开口上形成氮化钛(TiN)层；在所述TiN层上形成钨层，直到填充了所述开口；执行伴随钨层的过蚀刻的第一蚀刻工艺以形成填充到所述开口中的钨塞；对在第一蚀刻工艺之后暴露的TiN层的部分执行第二蚀刻工艺以使所述开口的顶部侧向部分的垂直轮廓倾斜；在具有倾斜轮廓的所述层间绝缘层、钨塞和TiN层上形成铝层；以及选择性地蚀刻所述铝层以形成金...

【专利技术属性】
技术研发人员：李海朾，曹祥薰，金锡基，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]