半导体装置制造方法和半导体装置制造方法及图纸

一种具有在第１导电型半导体基板（２）上，将上述第１导电型漂移层（３）和与上述第１导电型不同的第２导电型ＲＥＳＵＲＦ层（９），平行横向地依次交替配置在上述半导体基板上，形成的超级结结构部（１３）的半导体装置（１、３１、４１）的制造方法。该制造方法包含：在上述半导体基板中，形成上述第１导电型半导体（１８）的工序，形成贯通上述半导体层达到上述半导体基板的沟槽（４）的工序，在上述沟槽底部侧的规定区域填填充充材（１５、３２、３３），在上述沟槽内，直到比上述半导体基板和上述半导体层界面位置浅的规定上面位置（Ｄ↓［２］）程度的底部区域配置上述填充材料的填充工序，该填充工序之后，在上述沟槽内侧壁露出的上述半导体层上导入上述第２导电型杂质，形成沿着上述沟槽内侧壁的上述ＲＥＳＵＲＦ层的工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有所谓的超级结结构的半导体装置及其制造方法。
技术介绍
在形成MOS场效应晶体管(Metal Oxide semiconductor Field EffectTransistor；MOS FET)的半导体装置中，试图提高耐压。图6是形成MOS FET的现有的半导体装置(参照特开2003-46082号公报)的图解剖视图。在N++型半导体基板51上形成包含N型漂移层(N型柱层)52和P型RESURF层(P型柱层)53的半导体层54。配置漂移层52和RESURF层53，使其依次重复出现在半导体基板51上平行的方向上，形成所谓的超级结结构。在其厚度方向上贯通半导体层54，形成具有达到半导体基板51和半导体层54界面深度的多个沟槽55。该多个沟槽55分别具有与半导体基板51大致垂直的内侧壁，以大致等间隔相互平行而形成。沟槽55的内壁，由氧化膜63覆盖，其内部用多晶硅和介电体等构成的埋入层64填入。漂移层52沿沟槽55配置。RESURF层53配置在分别沿着邻接的2个沟槽55的一对漂移层52之间。RESURF层53和漂移层52与半导体基板51相接触。在漂移层52上形成N型区域56。在RESURF层53上以与N型区域56接触的方式形成P型基层57。在基层57的表层部形成N型源区58。夹着绝缘膜59，在对着位于N型区域56和源区58之间的基层57及其附近，配置栅极60。另外，形成源极61，使源区58和基层57相接触。在半导体基板51的背面(与形成栅极60和源极61的面相反侧的面)形成漏极62。该半导体装置，以源极61和漏极62的一侧和外部负荷相连接的状态，由电源在源极61和漏极62的另一面和外部负荷之间，外加一定的电压的状态来使用。该外加电压，向由RESURF层53和漂移层52形成的PN结提供反向偏置。在这种状态下，通过将栅极60设置在适当的电位(使MOS FET处于导通状态)，能够使源极61漏极62之间流过电流。此时，在N型区域56和源区58之间的基层57中，其与绝缘膜59之间的界面附近形成沟道。由此，电流从漏极62，经半导体基板51，漂移层52，N型区域56，基层57的绝缘膜59的界面附近(沟道)和源区58，流向源极61。此时，在由RESURF层53和漂移层52形成的PN结中，施加由外部负荷和MOS FET导通电阻分压后的反向偏置，但是由此产生的耗尽层扩展是极少的，在漂移层52留有载流子(电子)的路径。下面，对该MOS FET处于阻断状态时，即栅极60未处于上述的适当的电位时进行说明。此时，由于不能形成沟道，MOS FET中不流过电流，在由漂移层52和RESURF层53形成的PN结中，电源电压原封不动作为反向偏置进行外加。因此，耗尽层从漂移层52和RESURF层53之间的界面S向漂移层52和RESURF层53迅速扩展，漂移层52和RESURF层53被完全耗尽。由此，理论上能够实现良好的耐压。但是，由于RESURF层53接触导电型为N++型的半导体基板51，在由漂移层52和RESURF层53形成的PN结上外加反向偏置电压，耗尽层从RESURF层53和半导体基板51之间的界面向RESURF层53和半导体基板51中扩展。此时，由于半导体基板51和漂移层52中杂质浓度不同等，在漂移层52和RESURF层53之间的界面附近以及半导体基板51和RESURF层53之间的界面附近，耗尽层的扩展方向不同。由此，半导体装置处于阻断状态时，在耗尽层中产生局部的强电场，电流在该部分流过。因此，这样的半导体装置的耐压，实际上不能满足要求的水平。
技术实现思路
本专利技术的目的在于提供一种可以提高耐压的半导体装置制造方法。本专利技术的其他目的在于提供一种可以提高耐压的半导体装置。本专利技术的半导体装置制造方法是具有在第1导电型半导体基板上，将上述第1导电型漂移层和与上述第1导电型不同的第2导电型RESURF层，平行横向地依次交替配置在上述半导体基板上，形成的超级结结构的半导体装置制造方法。该制造方法包含在上述半导体基板上，形成上述第1导电型半导体层的工序，形成贯通上述半导体层达到上述半导体基板的沟槽的工序，在上述沟槽底部侧的规定区域填充有填充材料，在上述沟槽内，在达到比上述半导体基板和上述半导体层界面位置浅的规定上面位置的底部区域配置上述填充材料的同时，在比上述规定上面位置更上部侧，确保空区域的填充工序，在上述填充工序之后，向上述沟槽内侧壁露出的上述半导体层导入上述第2导电型杂质，形成沿着上述沟槽内侧壁的上述第2导电型上述RESURF层，上述半导体层的剩余区域作为漂移层的工序。通过本专利技术，RESURF层沿着贯通半导体层达到半导体基板的沟槽内侧壁形成，漂移层由形成RESURF层后的半导体层的剩余区域构成。由此，能够制造漂移层和RESURF层在半导体基板上平行方向上重复(依次交替)出现，所谓的超级结结构的半导体装置。RESURF层，关于沟槽宽度方向，可以只沿着一侧内侧壁形成，也可以沿着两侧内侧壁形成。在形成RESURF层的工序中，沟槽的底部侧存在填充材料，该填充材料的上面位于相对于半导体基板和半导体层界面，距半导体层表面浅的位置。因此，第2导电型杂质(用于第2导电型控制的杂质)，被填充材料阻隔，在半导体层中，不会导入到和半导体基板邻接的部分。由此，得到由漂移层(半导体层的剩余区域)和半导体基板隔开的RESURF层。由本专利技术的制造方法制造的半导体装置，如果向由漂移层和RESURF层构成的PN结提供反向偏置，耗尽层从漂移层和RESURF层的界面(以下，只称为“界面”。)扩展到漂移层和RESURF层。此时，如果外加的电压变为一定以上的大小，漂移层和RESURF层大致完全耗尽。因此，该半导体装置可以具有一定的耐压(例如，数百V)。在RESURF层和半导体基板之间，以及RESURF层和沟槽或者邻接的其他RESURF层之间，存在相同的漂移层，即具有大致均匀的杂质浓度的半导体区域。因此，在漂移层中，耗尽层可以从界面均匀地扩展。即，在漂移层中，耗尽层能够从界面扩展到夹着漂移层，相对着的沟槽侧(半导体基板上平行方向)的同时，也能够同等地扩展到夹着漂移层，正对着半导体基板侧(垂直于半导体基板的方向)。因此，不会产生比耗尽层中其他部分电场强的部分，所以不容易通过界面流过电流。即，该半导体装置与现有的半导体装置相比，能够提高耐压(例如，200V～1000V)。形成上述RESURF层的工序也可以包含在上述沟槽内侧壁露出的上述半导体层的表层部注入上述第2导电型杂质的注入工序，该注入工序之后，通过上述半导体基板，使注入上述半导体层的该杂质扩散到上述半导体层中的热扩散工序。上述填充工序也可以包含，向上述沟槽内供给上述填充材料，直到比上述规定上面位置浅的位置的填充材料供给工序，在该填充材料供给工序之后，回蚀上述填充材料到上述规定上面位置的工序。通过控制回蚀厚度，能够使填充材料的上面位置变得比半导体基板和半导体层的界面位置还浅，能够任意调整填充材料的上面位置。由此，能够容易控制漂移层中被RESURF层和半导体基板夹着的部分的宽度。上述填充材料供给工序也可以包含用上述填充材料大致完全填满上述沟槽的工序。即，填充材料供给工序也可以包含供给填充材料，使填充材料的上面位于本文档来自技高网...

【技术保护点】
一种半导体装置制造方法，是一种具有在第１导电型半导体基板上，使上述第１导电型漂移层和与上述第１导电型不同的第２导电型ＲＥＳＵＲＦ层，平行横向地依次交替配置在上述半导体基板上而形成超级结结构部的半导体装置制造方法，其特征在于，包含：在上述半导体基板上形成上述第１导电型半导体层的工序，形成贯通上述半导体层达到上述半导体基板的沟槽的工序，在上述沟槽底部侧的规定区域填充填充材料，在上述沟槽内，至比上述半导体基板和上述半导体层之间的界面位置还浅的规定上面位置之前的底部区域配置上述填充材料的同时，从上述规定上面位置到上部侧确保空区域的填充工序，上述填充工序之后，向上述沟槽内侧壁露出的上述半导体层导入上述第２导电型杂质，形成沿着上述沟槽内侧壁的上述第２导电型的上述ＲＥＳＵＲＦ层，上述半导体层的剩余区域作为漂移层的工序。

【技术特征摘要】
【国外来华专利技术】JP 2003-12-26 435266/20031.一种半导体装置制造方法，是一种具有在第1导电型半导体基板上，使上述第1导电型漂移层和与上述第1导电型不同的第2导电型RESURF层，平行横向地依次交替配置在上述半导体基板上而形成超级结结构部的半导体装置制造方法，其特征在于，包含在上述半导体基板上形成上述第1导电型半导体层的工序，形成贯通上述半导体层达到上述半导体基板的沟槽的工序，在上述沟槽底部侧的规定区域填充填充材料，在上述沟槽内，至比上述半导体基板和上述半导体层之间的界面位置还浅的规定上面位置之前的底部区域配置上述填充材料的同时，从上述规定上面位置到上部侧确保空区域的填充工序，上述填充工序之后，向上述沟槽内侧壁露出的上述半导体层导入上述第2导电型杂质，形成沿着上述沟槽内侧壁的上述第2导电型的上述RESURF层，上述半导体层的剩余区域作为漂移层的工序。2.根据权利要求1所述的半导体装置制造方法，其特征在于，上述填充工序包含至比上述规定上面位置还浅的位置为止向上述沟槽内供给上述填充材料的填充材料供给工序，在该填充材料供给工序之后，回蚀上述填充材料到上述规定上面位置的工序。3.根据权利要求1或2所述的半导体装置制造方法，其特征在于，上述填充工序包含在上述沟槽填充作为上述填充材料的氧化硅的工序。4.根据权利要求1～3中的任一项所述的半导体装置制造方法，其特征在于，还包含在上述填充之前，氧化上述沟槽内壁，形成氧化膜的氧化工序，上述填充工序包含在上述沟槽中填充作为上述填充材料的多晶硅的工序。5.根据权利要求1～4中的任一项所述的半导体装置制造方法，其特征在于，还包含在形成上述RESURF层的工序之后，用上部填充材料填满上述沟槽的上述上部侧的空区域的工序。6.根据权利要求1～5中的任一项所述的半导体装置制造方法，其特征在于，还包含在上述半导体层表面导入上述第2导电型杂质，形成与上述RESURF层和上述漂移层接触的上述第2导电型基区的工序，在上述基区...

【专利技术属性】
技术研发人员：高石昌，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]