三栅极器件及其加工方法技术

本发明专利技术公开了一种半导体器件，包括形成在衬底上的半导体主体，其具有顶表面和横向相对的侧壁。在半导体主体的顶表面上以及半导体主体的横向相对的侧壁上形成栅极电介质层。在半导体主体的顶表面上的栅极电介质上，并与半导体主体的横向相对的侧壁上的栅极电介质相邻形成栅极电极。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，更具体地说，本专利技术涉及三栅极全耗尽型衬底晶体管及其加工方法。
技术介绍
为了提高器件性能，绝缘体上硅(silicon on insulator，SOI)晶体管已被建议用来加工现代集成电路。图1示出了标准全耗尽型绝缘体上硅(SOI)晶体管100。SOI晶体管100包括单晶硅衬底102，其具有绝缘层104，例如其上形成的氧化埋层。在绝缘层104上形成单晶硅主体106。在单晶硅主体106上形成栅极电介质层108，并在栅极电介质层108上形成栅极电极110。在硅主体106中沿着栅极电极110的侧向相对的侧面形成源极112和漏极114区。已建议将全耗尽型SOI作为晶体管结构，以利用优化的导通电流/截止电流比的理想亚阈值梯度。为了获得晶体管100的理想亚阈值梯度，硅主体106的厚度必须约是晶体管栅极长度(Lg)的尺寸的1/3，即Tsi＝Lg/3。然而，随着栅极长度的变化，尤其是当它们接近30nm时，尽量降低硅膜厚度(Tsi)的需求使得这一接近越来越不实际。对于30纳米的栅极长度，人们认为硅主体的所需厚度需要小于10纳米，而对于20纳米的栅极长度，该厚度需要是6纳米左右。厚度小于10纳米的薄硅膜的加工是极其困难的。一方面，在一个纳米的量级上获得晶片一致性是一项艰苦的挑战。另一方面，能够接触这些薄硅膜以形成凸起的源极/漏极区从而降低结电阻变得几乎不可能，因为在栅极刻蚀以及栅极刻蚀和隔离层刻蚀之后的各种清洁工艺期间，源极/漏极区中的薄硅层被消耗掉了，从而剩下不足的硅106用于硅的生长。诸如图2A和图2B中示出的双栅极(DG)器件已被建议用来缓和关于硅厚度的问题。双栅极(DG)器件200包括形成在绝缘衬底204上的硅主体202。在硅主体202的两侧上形成栅极电介质206，并在硅主体202的两侧上形成的栅极电介质206的相邻处形成栅极电极208。足够厚的绝缘层209例如氮化硅使得栅极电极208与硅主体202的顶部之间电绝缘。双栅极(DG)器件200基本上有2个栅极，分别位于器件沟道的两侧。因为双栅极器件200在沟道两侧都有栅极，所以硅主体的厚度(Tsi)可以是单栅极的两倍，并且仍可以获得全耗尽型晶体管的操作。也就是说，利用双栅极器件200，可以形成全耗尽型晶体管，其中Tsi＝(2×Lg)/3。然而，双栅极(DG)器件200最可制造的形式需要使用某种光刻技术来完成硅主体202的图案化，该光刻技术比用来图案化该器件的栅极长度(Lg)的光刻技术要小0.7倍。为了获得高密度集成电路，一般希望将最激进的光刻法应用在栅极电极208的栅极长度(Lg)上。尽管双栅极结构使得硅膜的厚度加倍(由于现在沟道的两侧都有栅极)，但是这些结构极难加工。例如，硅主体202需要这样一种硅主体刻蚀，其可产出纵横比(高宽比)约为5∶1的硅主体202。附图说明图1是耗尽型衬底晶体管的截面图的示例。图2A和图2B图示了双栅极耗尽型衬底晶体管。图3是根据本专利技术实施例的三栅极晶体管的示例。图4A是根据本专利技术实施例的三栅极晶体管的示例。图4B是根据本专利技术实施例的三栅极晶体管的示例。图5A-5J图示了加工根据本专利技术实施例的三栅极晶体管的方法。图6是一张曲线图表，图示了可用于获得具有30nm和20nm的栅极长度(Lg)的部分耗尽型和全耗尽型晶体管的主体高度和主体宽度。具体实施例方式本专利技术是一种新型三栅极晶体管结构及其加工方法。在下面的描述中，给出了大量具体细节，以提供对本专利技术的透彻的了解。在其他情况下，没有以具体的细节来描述公知的半导体工艺和制造技术，以免不必要地混淆本专利技术。本专利技术是一种新型三栅极晶体管结构及其加工方法。在本专利技术的实施例中，三栅极晶体管是绝缘体上硅(SOI)晶体管。将三栅极晶体管用于全耗尽型晶体管应用中是很理想的。三栅极晶体管包括在衬底上形成的薄半导体主体，该衬底可以是绝缘衬底或半导体衬底。在半导体主体的顶表面和侧壁上形成栅极电介质。在半导体主体顶表面上的栅极电介质上、以及在半导体主体侧壁上形成的栅极电介质相邻处形成栅极电极。在半导体主体中栅极电极的相对侧上形成源极和漏极区。因为栅极电极和栅极电介质包围在半导体主体的三个侧面上，因此晶体管本质上具有三个分离的沟道和栅极。晶体管的栅极“宽度”等于半导体主体三个侧面中的每一个侧面的总和。可以通过将几个三栅极晶体管连接在一起来形成更大“宽度”的晶体管。因为在半导体主体中形成了三个分离的沟道，所以当晶体管被“导通”时半导体主体可以是完全耗尽的，从而使得可用小于30纳米的栅极长度来形成全耗尽型晶体管，而不需要使用超薄半导体主体或需要半导体主体的光刻图案的尺寸小于器件的栅极长度(Lg)。也就是说，在半导体主体的厚度以及半导体主体的宽度等于器件的栅极长度的情况下，本专利技术的三栅极晶体管的结构使得可加工出全耗尽型晶体管。因为本专利技术的新型三栅极晶体管可以按全耗尽的方式操作，所以器件具有下述特征理想的(即非常陡峭的)亚阈值斜率；降低的漏场感应势垒降低(DIBL)短沟道效应，其小于100mV/V，理想值约为60mV/V，获得了器件“截止”时较小的漏电流，从而获得了较低的功耗。图3中图示了根据本专利技术实施例的三栅极晶体管300的例子。三栅极晶体管300形成在衬底302上。在本专利技术的实施例中，衬底302是绝缘衬底，其包括较下面的单晶硅衬底304，在此单晶硅衬底上形成绝缘层306，例如二氧化硅膜。然而，三栅极晶体管300可在任意公知的绝缘衬底上形成，例如由二氧化硅、氮化物、氧化物和蓝宝石(sapphires)形成的衬底。在本专利技术的实施例中，衬底302可以是半导体衬底，例如但不局限于单晶硅衬底和砷化镓衬底。三栅极晶体管300包括形成在绝缘衬底302的绝缘体306上的半导体主体308。半导体主体308可由任意公知的半导体材料形成，例如但不局限于硅(Si)、锗(Ge)、锗化硅(SixGey)、砷化镓(GaAs)、InSb、GaP、GaSb和碳纳米管。半导体主体308可由任意这样的公知材料形成，该材料可以通过施加外部电控制而从绝缘状态可逆地改变成导电状态。当希望得到晶体管300的最佳电学性能时，半导体主体308理想地是单晶体膜。例如，当晶体管300用于高性能应用例如像微处理器之类的高密度电路中时，半导体主体308是单晶体膜。然而，当晶体管300用于需要较低性能的应用例如液晶显示器中时，半导体主体308可以是多晶体膜。绝缘体306将半导体主体308从单晶硅衬底302绝缘开来。在本专利技术的实施例中，半导体主体308是单晶硅膜。半导体主体308具有一对横向相对的侧壁310和312，二者被一段界定了半导体主体宽度314的距离所分开。另外，半导体主体308具有与形成在衬底302上的底表面318相对的顶表面316。顶表面316和底表面318之间的距离界定了主体高度320。在本专利技术的实施例中，主体高度320与主体宽度314基本相等。在本专利技术的实施例中，主体308具有小于30纳米的宽度314和高度320，理想情况下小于20纳米。在本专利技术的实施例中，主体高度320介于主体宽度314的1/2和主体宽度314的2倍之间。三栅极晶体管300具有栅极电介质层322。栅极电介质层322形成在半导体主体308的三个侧面上并本文档来自技高网...

【技术保护点】
一种形成晶体管的方法，包括：在衬底上形成半导体主体，所述半导体主体具有顶表面和横向相对的侧壁；在所述半导体主体的所述顶表面上以及所述半导体主体的所述横向相对的侧壁上形成栅极电介质；在所述半导体主体的所述顶表面上的所述 栅极电介质上，并与所述半导体主体的所述横向相对的侧壁上的所述栅极电介质相邻形成栅极电极；在所述栅极电极的所述横向相对的侧壁的相对侧面上、但不在所述半导体主体的所述横向相对的侧壁上形成一对侧壁隔离层；在所述半导体主体的所述顶表 面上和所述横向相对的侧壁上，并与所述侧壁隔离层相邻形成半导体膜；以及在所述半导体主体中，在所述栅极电极的相对侧面上形成一对源极区和漏极区。

【技术特征摘要】
US 2002-8-23 10/227,0681.一种形成晶体管的方法，包括在衬底上形成半导体主体，所述半导体主体具有顶表面和横向相对的侧壁；在所述半导体主体的所述顶表面上以及所述半导体主体的所述横向相对的侧壁上形成栅极电介质；在所述半导体主体的所述顶表面上的所述栅极电介质上，并与所述半导体主体的所述横向相对的侧壁上的所述栅极电介质相邻形成栅极电极；在所述栅极电极的所述横向相对的侧壁的相对侧面上、但不在所述半导体主体的所述横向相对的侧壁上形成一对侧壁隔离层；在所述半导体主体的所述顶表面上和所述横向相对的侧壁上，并与所述侧壁隔离层相邻形成半导体膜；以及在所述半导体主体中，在所述栅极电极的相对侧面上形成一对源极区和漏极区。2.如权利要求1所述的方法，还包括在所述半导体主体中，在所述栅极电极之下形成halo区。3.如权利要求1所述的方法，其中所述栅极电极具有至少3倍于所述半导体主体的高度的高度。4.如权利要求1所述的方法，还包括将耐火金属形成到在所述半导体主体的所述顶表面上的和所述横向相对的侧壁上的所述半导体膜上。5.一种晶体管，包括半导体主体，其在衬底上，并具有顶表面和横向相对的侧壁；栅极电介质层，其在所述半导体主体的所述顶表面上以及在所述半导体主体的所述横向相对的侧壁上；栅极电极，其在所述半导体主体的所述顶表面上的和在所述半导体主体的所述横向相对的侧壁上的所述栅极电介质层上；一对侧壁隔离层，其在所述栅极电极的所述横向相对的侧壁的相对侧面上、且不沿着所述半导体主体的所述横向相对的侧壁；半导体膜，其在所述半导体主体的所述顶表面上和所述半导体主体的所述相对的侧壁上，并与所述一对侧壁隔离层相邻；以及一对源极区和漏极区，其在所述半导体主体中所述栅极电极的相对侧上。6.如权利要求5所述的晶体管，还包括在所述半导体主体中所述栅极电极之下的halo区。7.如权利要求5所述的晶体管，其中所述栅极电极具有至少3倍于所述半导体主体的高度的高度。8.如权利要求5所述的晶体管，还包括耐火金属硅化物，其在所述半导体主体的所述顶表面上的和所述横向相对的侧壁上的所述半导体膜上。9.一种形成半导体器件的方法，包括在衬底上形成半导体主体，所述半导体主体具有与底表面相对的顶表面，其中所述顶表面与所述底表面分开第一距离且其中所述半导体主体具有一对横向相对的侧壁；在所述半导体主体的所述顶表面上以及所述半导体主体的所述横向相对的侧壁上形成栅极电介质层；在所述半导体主体的所述顶表面上的所述栅极电介质上、以及与所述半导体主体的所述横向相对的侧壁上的所述栅极电介质相邻处形成栅极电极，所述栅极电极具有一对横向相对的侧壁，所述栅极电极具有与形成在所述绝缘衬底上的底表面相对的顶表面，其中在所述顶表面与所述底表面之间的距离界定了所述栅极电极的高度；在所述栅极电极的所述顶表面和所述侧壁上、以及在所述半导体主体的所述顶表面和所述侧壁上、并在所述绝缘衬底上覆盖沉积电介质膜；以及各向异性刻蚀所述电介质膜持续充分长的时间，以从所述栅极电极和所述半导体主体的所述顶表面、以及从所述绝缘衬底、并从所述半导体主体的所述侧壁移除所述电解质膜，以形成与所述栅极电极的所述侧壁相邻的一对侧壁隔离层。10.如权利要求9所述的方法，还包括在所述半导体主体的所述顶表面上和所述侧壁上，形成与形成在所述栅极电极的所述侧壁上的所述侧壁隔离层相邻的半导体膜。11.如权利要求10所述的方法，其中所述半导体膜包括硅，且所述半导体主体包括硅。12.如权利要求11所述的方法，还包括在所述硅主体的顶表面和侧壁上覆盖沉积耐火金属；加热所述衬底使得所述硅膜与所述耐火金属反应以在所述硅主体的所述顶表面和所述侧壁之上形成耐火金属硅化物。13.如权利要求9所述的方法，其中所述...

【专利技术属性】
技术研发人员：罗伯特周，布赖恩多伊尔，杰克卡瓦列罗斯，道格拉斯巴拉格，达塔休曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]