半导体装置的制造方法及半导体装置制造方法及图纸

提供一种半导体装置的制造方法和由此而得到的半导体装置。本发明专利技术的半导体装置至少形成一个晶体管（１０）而构成，该晶体管（１０）在单一的晶粒（大致单晶粒４２）内具有源区域（１１）及漏区域（１２）、和沟道区域（１３）而构成。沟道区域（１３），蚀刻大致单晶粒（４２）而形成为排列多个散热片形状的沟道部（１５）的状态而形成。在各沟道部（１５）的各个表面部设置栅绝缘膜（１６），覆盖各沟道部（１５）的各个栅绝缘膜（１６）的一部分而设有栅电极（１４）。本发明专利技术能够使沟道宽度充分地变大，谋求由此而得到晶体管的作用的提高。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的制造方法和根据该制造方法得到的半导体装置。
技术介绍
在将代表多晶硅薄膜晶体管(p-SiTFT)的薄膜半导体装置以低于可使用通用玻璃基板的600℃左右、或低于与非晶质硅薄膜晶体管(a-SiTFT)的制造温度相同程度的425℃左右的低温制造的情况下，以往采用了下面的制造方法。首先，在玻璃基板上作为基础保护膜沉积作为绝缘膜的氧化硅膜，在其之上沉积成为半导体膜的非晶质硅膜。接着，对该非晶质硅膜照射XeCl脉冲受激准分子激光(波长308nm)，将上述非晶质硅膜制成多晶硅膜(激光热处理工序)。在该激光热处理工序中，吸收了激光的非晶质硅膜的温度上升，非晶质硅膜熔融，其后，通过随着温度下降使熔融后的硅膜结晶化，形成多晶硅膜。在该激光热处理工序之后，根据化学气相沉积法(CVD法)或物理气相沉积法(PVD)形成成为栅绝缘膜的氧化硅膜。接着，通过用钽等形成栅电极，得到由金属(栅电极)-氧化膜(栅绝缘膜)-半导体(多晶硅膜)构成的场致效应晶体管(MOS-FET)。最后在这些膜上沉积层间绝缘膜，并开设接触孔之后用金属薄膜施加布线。由此完成薄膜半导体装置。但是，在上述以往的薄膜半导体装置的制造方法中，由于很难控制受激准分子激光的能量密度，因此在激光热处理时存在能量密度的变动，由此对半导体膜质产生很大的偏差。特别是半导体膜质的偏差在得到比较良好的多晶半导体膜的激光照射条件(照射能量密度)的附近更明显。由此，在实际的制造工序中，为了减少该偏差的影响，使能量密度设定为比最适值还要稍微低的值而进行激光照射。因此，由能量密度的不足就很难得到良好的多晶薄膜。另外，假设用得到比较良好的多晶膜的最适合的照射能量密度来进行照射，得到的硅膜也是多晶，根据晶界的存在例如在该晶界中产生漏电流等、形成在那里的薄膜半导体装置的特性比单晶硅薄膜半导体装置的特性变差。并且，不能控制产生晶界的场所，因此形成在该多晶硅膜中的薄膜半导体装置的特性在同一个基板内也具有很大的偏差的情况多。对此，公开了以下的技术在基板上的绝缘膜上开设孔，在该绝缘膜上形成非晶质硅膜之后，通过对该非晶质硅膜以规定条件照射激光，一边将上述孔的底部内的非晶质硅保持非熔融状态，一边使其他部分的非晶质硅膜成为熔融状态而产生将保持非熔融状态的非晶质硅作为晶核的晶体生长，并将非晶质硅膜的面内的上述孔作为中心的区域大致作成单晶状态的硅膜(例如，参照专利文献1)。专利文献1特开2003-92260号公报但是，在形成上述的大致单晶状态的硅膜的技术中存在如下所述的应该改善的问题。在上述技术中得到的硅膜中的单一的晶粒(大致单晶粒)，对于其粒径的界限(上限)最多也是7μm左右，从而在该单一的晶粒内形成晶体管的情况下，不能使沟道宽度充分地变大。并且，如果不能使沟道充分地变大，则不能实现无法使流向沟道的电流值变大等、作为晶体管的作用的进一步的提高。
技术实现思路
本专利技术是鉴于上述问题而作成的，其目的在于提供一种能够使沟道宽度充分地变大，谋求由此而得到的提高晶体管的作用的半导体装置的制造方法、和由此而得到的半导体装置。本专利技术的半导体装置的制造方法，其特征在于，具备通过沉积法形成结晶性硅膜的工序；在上述结晶性硅膜上设置源区域和漏区域的工序；对上述结晶性硅膜进行蚀刻而形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态的工序；在上述各沟道部的各个表面部形成栅绝缘膜的工序；通过沿着上述结晶性硅膜的面方向、覆盖上述各沟道部的各个栅绝缘膜的一部分而形成栅电极，形成晶体管的工序。根据该半导体装置的制造方法，形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态，通过形成在这些各沟道部的每个表面部的栅绝缘膜，覆盖各自的一部分而形成栅电极，因此各沟道部的沟道部的沟道宽度的总计成为得到的晶体管的整体的沟道宽度。从而根据使沟道部的数目增多而能够使沟道宽度充分地增大，能够谋求由此而得到的晶体管的作用的提高。另外，对于排列而形成的多个沟道部，沿着结晶性硅膜的面方向覆盖各沟道部的各自的一部分而形成栅电极，因此通过在散热片形状的沟道部的两侧配置栅电极，在各沟道部中形成双控制极结构。由此，由于在栅长度比较短的情况下沟道部成为完全耗尽状态，因此抑制产生穿孔，从而通过将栅长度形成短，能够谋求晶体管的微细化。另外，在上述的制造方法中优选具备作为上述结晶性硅膜的形成方法，在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上，形成相对上述面大致垂直地延伸的孔的工序；在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜的工序；通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持为非熔融状态，一边使其他部分的非晶质硅成为熔融状态，使保持为非熔融状态的非晶质硅作为晶核产生晶体生长，将非晶质硅膜的面内的上述孔为中心的区域成为大致单晶状态的结晶性硅膜的工序。根据上述，结晶性硅膜处于大致单晶状态，因此通过在该结晶性硅膜上形成晶体管，进一步提高晶体管的特性。特别是通过将上述源区域及漏区域、和沟道部形成在上述结晶性硅膜的、单一的大致单晶粒内，能够显著地提高例如消除在晶界中所产生的漏电等、晶体管的特性。本专利技术的半导体装置，其至少形成一个晶体管而构成，该晶体管在单一的晶粒内具有源区域及漏区域、和沟道区域而构成，其特征在于，上述沟道区域，蚀刻上述晶粒而形成为排列多个散热片形状的沟道部的状态而形成，在上述各沟道部的各个表面部设置栅绝缘膜，覆盖上述各沟道的各个栅绝缘膜的一部分而设有栅电极。根据该半导体装置，沟道部区域被形成为并列了多个散热片形状的沟道部的状态，在这些各沟道部的各个表面部通过栅绝缘膜设有栅电极，因此各沟道部的沟道宽度的总计成为晶体管的整体的沟道宽度。从而，如果形成多个沟道部则该分沟道部宽度充分地变大，提高由上述而得到的晶体管的作用。另外，对于通过蚀刻而形成为排列的状态的多个沟道部，覆盖各沟道部的各自的一部分而形成栅电极，因此通过在散热片形状的沟道部的两侧配置栅电极，在各沟道部中的每一个都成为双控制极结构。由此，由于在栅长度比较短的情况下沟道部成为完全耗尽状态，因此抑制产生穿孔，从而通过将栅长度形成短，能够谋求晶体管的微细化。另外，由于晶体管被形成在单一的大致单晶粒内，因此能够显著地提高例如消除在晶界中所产生的漏电等、晶体管的特性。另外，上述的半导体装置中，上述单一的晶粒优选是在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上形成相对上述面大致垂直地延伸的孔，在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜，通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持非熔融状态，一边将其他部分的非晶质硅作成熔融状态，将保持非熔融状态的非晶质硅作为晶核产生晶体生长，非晶质硅膜的面内的上述孔为中心的区域被形成在大致单晶状态的结晶性硅膜上时的、构成该结晶性硅膜的大致单晶粒。根据如此进行，由于在基板上容易形成大致单晶粒状态的结晶性硅膜，因此通过在构成该结晶性硅膜的大致单晶粒内形成晶体管，能够进一步提高该晶体管的特性。附图说明图1(a)～(f)是结晶性硅膜的形成方法的第1例的工序说明图。图2(a)、(b)是说明大致单晶状态的硅膜的生长的剖面图。图3是表示在已规则正确地配置孔的情况下的结晶性硅膜的本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，具备：通过沉积法形成结晶性硅膜的工序；在上述结晶性硅膜上设置源区域和漏区域的工序；对上述结晶性硅膜进行蚀刻而形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态的工序；　 　在上述各沟道部的各个表面部形成栅绝缘膜的工序；和通过沿着上述结晶性硅膜的面方向、覆盖上述各沟道部的各个栅绝缘膜的一部分而形成栅电极，形成晶体管的工序。

【技术特征摘要】
JP 2005-3-15 2005-0727111.一种半导体装置的制造方法，其特征在于，具备通过沉积法形成结晶性硅膜的工序；在上述结晶性硅膜上设置源区域和漏区域的工序；对上述结晶性硅膜进行蚀刻而形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态的工序；在上述各沟道部的各个表面部形成栅绝缘膜的工序；和通过沿着上述结晶性硅膜的面方向、覆盖上述各沟道部的各个栅绝缘膜的一部分而形成栅电极，形成晶体管的工序。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，其中作为上述结晶性硅膜的形成方法，具备在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上，形成相对上述面大致垂直地延伸的孔的工序；在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜的工序；通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持为非熔融状态，一边使其他部分的非晶质硅成为熔融状态，使保持为非熔融状态的非晶质硅作为晶核产生晶体生长，将非晶质硅膜的面内的上述孔为中心的区域成为大致单晶状态的...

【专利技术属性】
技术研发人员：岛田浩行，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]