显示器件制造技术

在一半导体集成电路中，在具有绝缘表面的同一基片上形成多个薄膜晶体管（ＴＦＴ）。由于形成在ＴＦＴ中的栅极相互电绝缘，所以阳极氧化期间在电解液中独立地向栅极施加电压，至少在每个栅极的两侧形成阳极氧化层。根据ＴＦＴ的特性改变阳极氧化厚度。利用具有所期望厚度的阳极氧化层作为掩模，通过离子掺杂改变在每个ＴＦＴ的有源层中形成的高阻区宽度。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种薄膜状集成电路，该电路包括多个形成在绝缘表面上的薄膜绝缘栅半导体器件如薄膜晶体管(TFT)，还涉及制造集成电路的方法。根据本专利技术的半导体器件可以用于诸如液晶显示的电-光器件的有源矩阵电路，用于图象传感器的驱动电路，SOI集成电路以及传统的半导体集成电路(如微处理器、微控制器、微型计算机、半导体存储器等)。更具体地讲，本专利技术涉有一种单片式薄膜集成电路，它包括在同一基片上形成的有源矩阵电路和驱动该电路的驱动器，或在同一基片上形成的存储器和CPU，并涉及制造单片式薄膜集成电路的方法。
技术介绍
近年来，对在绝缘基片或绝缘表面上制造绝缘栅半导体器件(MISFET)的方法进行了研究。通过厚的绝缘膜把绝缘表面与半导体表面绝缘开来。其中半导体层(有源层)为薄膜状的半导体器件被称为薄膜晶体管(TFT)。由于很难获得与单晶半导体的结晶性相对应的良好的结晶性，因此，通常采用非单晶半导体。这种非单晶半导体在性能上要比单晶半导体低劣。特别是，当在栅电极施加反向电压(对N沟道TFT是负电压，对P沟道TFT是正电压)时，源与漏之间的泄漏电流增大，TFT的迁移率下降。因此，必须在源/漏区与栅极之间形成本征的或P-或N-型高阻区。例如，在形成高阻区的情形，通过阳极化或其它方法至少使栅绝缘膜的侧表面氧化，并且通过自对准用氧化物或者其微量进行掺杂。按此方式，可获得具有均匀宽度的高阻区。然而，这种高阻区还起到以串联方式插入源极与漏极之间的电阻器的作用。所以，在同一绝缘表面上形成具有不同性能的TFT时就会产生问题。在需要高速工作时，这些区是不必要的。对于有源矩阵电路和驱动该有源矩阵电路的驱动器均形成于同一基片上的单片式电路，最好有源矩阵电路具有低的泄漏电流。所以，期望TFT具有宽的高阻区。另一方面，驱动器需要工作在高速状态下。如果，期望TFT具有窄的高阻区。但是，通过相同的处理在同一基片上形成的高阻区具有均匀的宽度，因而很难根据需要来改善高阻阻区的宽度。此外，很难制造单片式有源矩阵电路和单片式集成电路。
技术实现思路
本专利技术的目的是解决上述问题。根据本专利技术，提供了一种半导体集成电路，包括其片；形成于基片上并包含多个薄膜晶体管的有源矩阵电路，每个晶体管具有第一高阻区；用于驱动该有源矩阵电路的驱动装置，它形成于基片上并包含具有第二高阻区的至少另一个薄膜晶体管；其中第一高阻区的宽度大于第二高阻区的宽度。根据本专利技术，提供了一种半导体集成电路，包括基片；至少一个形成于基片上并具有第一高阻区的薄膜晶体管；至少另一个形成于基片上并具有第二高阻区的薄膜晶体管；其中第一高阻区的宽度大于第二高阻区的宽度。根据本专利技术，提供了一种半导体器件，包括具有绝缘表面的基片；形成于绝缘表面上并且每个至少具有一个有源层的多个半导体区；覆盖半导体区的绝缘膜；穿过绝缘膜在每个有源层上形成的栅极；至少在每个栅极的两侧形成的至少一个阳极氧化层；其中形成于一个栅极的一个阳极氧化层的厚度不同于形成在另一栅极的另一阳极氧化层的厚度。根据本专利技术，提供了一种半导体器件，包括具有绝缘表面的基片；形成在绝缘表面上并且每个至少具有一个有源层的多个半导体区；覆盖半导体区的绝缘膜；通过绝缘膜在每个有源层上形成的栅极；至少在每个栅极的两侧形成的至少一个阳极氧化层；其中在一个栅极上形成的一个阳极氧化层的厚度不同于在另一栅电极上形成的另一阳极氧化层。根据本专利技术，提供了一种制造半导体器件的方法，包括以下步骤在绝缘表面上形成多个半导体区；在半导体区上形成绝缘膜；在每个半导体区上形成至少一个栅极，通过绝缘膜，其中至少两个栅极相互电绝缘；通过在电解液中对每个栅电极施加电压，至少在每个栅极的两侧形成至少一个阳极氧化层，其中对一个栅极施加电压的时间不同于另一个栅极。根据本专利技术，提供了一种制造半导体器件的方法，包括以下步骤在绝缘表面上形成每个具有至少一个有源层的多个半导体区；在半导体区上形成绝缘膜；通过该绝缘层在每个有源层上形成一栅极；至少在每个栅极的两侧形成至少一个阳极氧化层；利用每个栅极和每个阳极氧化层作为掩模，向每个有源层引入杂质，在每个有源层形成高阻区。根据本专利技术，提供了一种制造半导体集成电路的方法，包括以下步骤在基片上形成有源矩阵电路，其中包括均具有第一高阻区的多个薄膜晶体管；在基片上形成用于驱动有源矩阵电路的驱动器，该驱动器包括至少另一个具有第二高阻区的薄膜晶体管，其中第一高阻区的宽度大于第二高阻区的宽度。根据本专利技术，提供了一种制造半导体集成电路的方法，包括以下步骤在基片上形成至少一个具有第一高阻区的薄膜晶体管；在基片上形成至少另一个具有第二高阻区的薄膜晶体管，其中第一高阻区的宽度大于第二高阻区的宽度。根据本专利技术，提供了一种制造半导体器件的方法，包括以下步骤在绝缘表面上形成均具有至少一个有源层的多个半导体区；在半导体区上形成绝缘膜；通过该绝缘膜在每个有源层上形成一栅极；至少在每个栅极电极的两侧形成至少一个阳极氧化层，其中在一个栅极上形成的一个阳极氧化层的厚度不同于在另一栅电极上形成的另一阳极氧化层的厚度。根据本专利技术，提供了一种制造半导体器件的方法，包括以下步骤在绝缘表面上形成均具有至少一个有源层的多个半导体区；在半导体区上形成绝缘膜；通过该绝缘膜在每个有源层上形成一栅极；在每个栅极形成至少一个阳极氧化层，其中在一个栅极上形成的一个阳极氧化厚度不同于在另一栅极形成的另一阳极氧化厚度；利用每个栅极和每个阳极氧化层作为掩模，向每个有源层引入杂质，在每个有源层形成高阻区。根据本专利技术，提供了一种制造半导体集成电路的方法，包括以下步骤在绝缘表面上形成至少一个含有高阻区的薄膜晶体管，该高阻区具有至少两个不同宽度中的一个宽度；在绝缘表面上形成至少另一个含有高阻区的薄膜晶体管，该高阻区具有至少两个不同宽度中的另一个宽度。附图说明图1A至1E是根据本专利技术的实施例1的TFT电路的剖面图。图2A至2C是根据实施例1的TFT电路的顶视图。图3A至3F是根据本专利技术第2实施例的TFT电路的剖面图。图4A至4C是根据实施例2的TFT电路的顶视图。图5A至5E是根据本专利技术第3实施例的TFT的剖面图。图6是根据本专利技术的集成电路的方框图。具体实施例方式本专利技术提供一种半导体集成电路，其中根据所需的性能、TFT的可靠性及电路来调整高阻区的宽度，并且提供了制造这种半导体集成电路的方法。在阳极氧化处理中根据TFT来改变阳极氧化时间，由此改变高阻区的宽度。在单片式有源矩阵电路中，构成用于低关断电流/低频工作的有源矩阵电路的TFT的高阻区宽于构成用于大电流/高频工作的驱动器的TFT的高阻区，并且宽于构成用于低功率损耗/高频工作的解码器的TFT的高阻区。此外，N沟道TFT(NTFT)的高阻区宽于P沟道TFT(PTFT)。构成单片式有源矩阵电路的TFT的高阻区具有0.4至1μm的宽度。构成驱动器的NTFT的高阻区具有0.2至0.3μm的宽度。PTFT的高阻区具有0至0.2μm的宽度。构成用于CPU或其它逻辑工作器件/电路的解码器的NTFT具有0.3至0.4μm的宽度。应用相同的PTFT具有0至0.2μm的宽度。此例中，构成有源矩阵电路的TFT的高阻区宽于构成驱动器和解码器的TFT。NTFT的高阻区宽于PTFT。构成有源矩阵电路的TFT的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在一个衬底上形成一层绝缘膜；在所述绝缘膜上形成一个栅极；利用所述栅极和所述绝缘膜作为掩膜，通过加入杂质，形成轻度掺杂的源区和漏区以及高阻区；在所述高阻区上形成镍膜；以及 通过加热使所述镍膜与所述高阻区反应，形成硅化镍。

【技术特征摘要】
JP 1993-10-20 285990/19931.一种制造半导体器件的方法，包括在一个衬底上形成一层绝缘膜；在所述绝缘膜上形成一个栅极；利用所述栅极和所述绝缘膜作为掩膜，通过加入杂质，形成轻度掺杂的源区和漏区以及高阻区；在所述高阻区上形成镍膜；以及通过加热使所述镍膜与所述高阻区反应，形成硅化镍。2.根据权利要求1的方法，其中轻度掺杂的源区和漏区以及高阻区是同时形成的。3.一种制造半导体器件的方法，包括在一个衬底上形成一层绝缘膜；在所述绝缘膜上形成一个栅极；利用所述栅极和所述...

【专利技术属性】
技术研发人员：小沼利光，广木正明，张宏勇，山本睦夫，竹村保彦，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]