一种非易失性半导体存储器件，其特征在于，具有存储单元部和周边电路部， 上述存储单元部具有多个存储单元晶体管，该存储单元晶体管具有：第１栅电极、形成在上述第１栅电极的侧壁和上述侧壁的下部周边的第１绝缘膜、以及形成在上述第１绝缘膜的侧面的第１侧墙， 上述周边电路部形成在上述存储单元部附近，用于控制对上述存储单元部的存储动作，具有多个周边电路晶体管，该周边电路晶体管具有：第２栅电极、形成在上述第２栅电极的侧壁和上述侧壁的下部周边的第２绝缘膜、以及形成在上述第２绝缘膜的侧面的第２侧墙， 在上述存储单元部和上述周边电路部中，在上述存储单元部的上述第１绝缘膜的上述下部周边上、且在上述第１绝缘膜的侧面与上述第１侧墙之间，形成有由绝缘膜构成的电荷蓄积层。
【技术实现步骤摘要】
本专利技术涉及MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)构造等的。
技术介绍
作为非易失性半导体存储器件之一，已知有MONOS构造的存储器件。对于MONOS构造而言，例如在衬底与栅电极之间设有ONO膜(由氧化膜-作为绝缘膜的氮化膜-氧化膜构成的3层叠层膜)。由于在ONO膜的氮化膜中存在的大量的陷阱能够捕获并蓄积电荷，所以通过使电荷出入该陷阱，能够使之作为非易失性半导体存储器件来发挥功能。在使电荷出入的方法中，有在栅电极之下的整个面上使电子以隧道电流出入来进行写入和擦除的方法、和使用热载流子的方法。前者的使用隧道电流的方法能够增加改写的次数，并可确保高可靠性。而后者的使用热载流子的方法可降低写入、擦除的动作电压(由此可降低制造成本)，而且可提高速度。作为与这样的MONOS构造的非易失性半导体存储器件相关的技术，例如有下面的专利文献所记载的技术。日本特开2005-64295号公报图8(a)、(b)是表示专利文献1等所记载的以往的MONOS构造的非易失性半导体存储器件的概略结构的结构图，其中图(a)是示意纵剖面图，图(b)是该图(a)的存储单元的等效电路图。如图8(a)所示，例如，在P型硅衬底1上形成有信息存储用存储单元部2、和用于对该存储单元部2进行信息的写入和读出的周边电路部3。在存储单元部2中形成有多个存储单元10-1、10-2、…，在周边电路部3中形成有多个周边电路晶体管(例如N沟道型MOS晶体管、以下把其称为“NMOS”)20、…。存储单元10-1包括在硅衬底1的表面区域相隔规定间隔而形成的由高浓度N型(N+型)杂质层11构成的源极区域11S和漏极区域11D、位于该源极区域11S和漏极区域11D之间的沟道形成区域12、形成在源极区域11S和沟道形成区域12之间的由低浓度N型(N-型)杂质层13构成的源极侧N-型区域13S、形成在漏极区域11D和沟道形成区域12之间的由N型(N-型)杂质层13构成的漏极侧N-型区域13D、在沟道形成区域12上隔着栅极氧化膜14而形成的栅电极15、形成在源极侧N-型区域13S上的电荷蓄积部16-1、和在漏极侧N-型区域13D上形成的电荷蓄积部16-2。各个电荷蓄积部16-1、16-2由形成在N-型区域13S、13D上的隧道氧化膜16a、形成在该隧道氧化膜16a上的由硅氮化膜构成的电荷蓄积层16b、和具有形成在该电荷蓄积层16b上的NSG(NoN-doped SiO2)膜16c的ONO叠层绝缘膜构成。周边电路NMOS20包括在硅衬底1的表面区域相隔规定间隔而形成的由N+型杂质层11构成的源极区域11S和漏极区域11D、位于该源极区域11S和漏极区域11D之间的沟道形成区域12、在该沟道形成区域12上隔着栅极氧化膜14形成的栅电极15。该NMOS20由于是通过与制造存储单元10-1、10-2、…相同的制造工序来制造，所以具有形成在源极区域11S和沟道形成区域12之间的源极侧N-型区域13S、形成在漏极区域11D和沟道形成区域12之间的漏极侧N-型区域13D、形成在源极侧N-型区域13S上的电荷蓄积部16-1、和形成在漏极侧N-型区域13D上的电荷蓄积部16-2。在存储单元10-1、10-2、…、以及NMOS20、…上，淀积有NSG层31。在NSG层31上，在源极区域11S、漏极区域11D、以及栅电极15等部位形成有接触孔，在该接触孔内填充有钨(W)32，与该NSG层31上的金属布线33电连接。如图8(b)所示，例如在存储单元10-1的等效电路中，具有NMOS10A，其源极侧通过源极侧N-型区域13S的可变电阻器与源极区域11S连接，其漏极侧通过漏极侧N-型区域11D的可变电阻器与漏极区域11D连接。下面，对该存储单元10-1的动作例(1)～(3)进行说明。作为该动作的一例，说明对存储单元10-1的漏极区域11D侧进行信息(逻辑值“1”或“0”)的记录(写入和擦除)以及读出的情况。在对源极区域11S侧进行同样的动作的情况下，只要反转源极区域11S和漏极区域11D之间的电压，即可进行同样的动作。(1)信息的记录(写入)例如，采用以下的方法进行向存储单元10-1的信息(逻辑值“1”或“0”)的写入动作。这里，对把初始状态设为在电荷蓄积部16-1、16-2中未蓄积电荷的状态(相当于逻辑值“1”)、在漏极区域11D侧写入作为信息的逻辑值“0”的情况进行说明。在漏极区域11D侧，是通过向漏极区域11D施加正电压(+Vdw)、向栅电极15施加正电压(+Vgw)、并且使源极区域11S为接地电压，来进行作为逻辑值“0”的信息的写入。根据这样的写入条件，电场向杂质浓度比漏极区域11D低的漏极侧N-型区域13D的周边集中。由此，在漏极侧N-型区域13D，因碰撞电离而产生的热载流子、即热电子(也称为高能电子)高效地集中产生。其结果是，该热电子从漏极侧N-型区域13D越过隧道氧化膜16a的能量势垒，有选择地注入电荷蓄积部16-2内，由此能够进行信息的写入。(2)信息的读出采用以下的方法进行漏极区域11D侧的信息读出。对源极区域11S施加正电压(+Vsr)、向栅电极15施加正电压(+Vgr)、并使漏极区域11D为接地电压。在被写入了逻辑值“0”的漏极区域11D侧，由于在电荷蓄积部16-2中蓄积有电荷(电子)，所以漏极侧N-型区域13D的电阻值上升。其结果是，成为难以向沟道形成区域12提供载流子的状态，不能流过足够的电流。另一方面，在初始状态的逻辑值“1”的情况下，由于在电荷蓄积部16-2中未蓄积电荷，所以漏极侧N-型区域13D的电阻值不变。其结果是，载流子被提供给沟道形成区域12，从而流过足够的电流。这样，利用流过NMOS10A的电流值的不同，可准确地判断出是写入了逻辑值“1”还是“0”。(3)信息的记录(擦除)采用以下的方法进行漏极区域11D侧的信息的擦除。例如，只要对写入有逻辑值“0”的漏极区域11D侧的电荷蓄积部16-2，进行用于中和蓄积在该电荷蓄积部16-2中的电荷的紫外线照射或加热处理(包括在高温气氛下的放置)等即可。如上所述，根据存储单元10-1，在进行信息的写入时，由于能使电场集中于杂质浓度比被施加了电压的源极区域11S或漏极区域11D低的N-型区域13S、13D的周边，所以能够使作为热载流子的电荷的产生高效地集中在N-型区域13S、13D。其结果是，能够从N-型区域13S、13D向电荷蓄积部16-1、16-2有选择地注入电荷。通过把电荷蓄积并保持在电荷蓄积部16-1、16-2中，可高效地进行信息(逻辑值“0”或“1”)的写入。另一方面，能够利用根据电荷蓄积部16-1、16-2蓄积的电荷的有无而变化的N-型区域13S、13D的电阻值的不同，来进行信息的读出。即，在通过信息的写入使电荷蓄积部16-1、16-2带电的情况下，由于N-型区域13S、13D的电阻值的上升，而成为难以供给载流子的状态，不能流过足够的电流。与此相反，在电荷蓄积部16-1、16-2未带电的情况下，由于N-型区域13S、13D的电阻值不变，所以被供给载流子，从而流过足够的电流。利用这种不同，可准确地判别出逻辑值“0”或“1”。这样，由于能够以组合了有助本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种非易失性半导体存储器件，其特征在于，具有存储单元部和周边电路部，上述存储单元部具有多个存储单元晶体管，该存储单元晶体管具有第1栅电极、形成在上述第1栅电极的侧壁和上述侧壁的下部周边的第1绝缘膜、以及形成在上述第1绝缘膜的侧面的第1侧墙，上述周边电路部形成在上述存储单元部附近，用于控制对上述存储单元部的存储动作，具有多个周边电路晶体管，该周边电路晶体管具有第2栅电极、形成在上述第2栅电极的侧壁和上述侧壁的下部周边的第2绝缘膜、以及形成在上述第2绝缘膜的侧面的第2侧墙，在上述存储单元部和上述周边电路部中，在上述存储单元部的上述第1绝缘膜的上述下部周边上、且在上述第1绝缘膜的侧面与上述第1侧墙之间，形成有由绝缘膜构成的电荷蓄积层。2.一种非易失性半导体存储器件的制造方法，其特征在于，包括以下步骤在衬底上形成存储单元晶体管的第1栅电极、和周边电路晶体管的第2栅电极；以上述第1栅电极部位和上述第2栅电极部位为掩模，向上述衬底注入低浓度杂质离子；在包含上述第1和第2栅电极的区域，形成由绝缘膜构成的电荷蓄积层，并形成覆盖上述电荷蓄积层的上述第1栅电极部位的保护图形；以上述保护图形为掩模，通过蚀刻来除去上述第2栅电极部位的上述电荷蓄积层；在除去了上述保护图形之后，在上述第1栅电极部位和上述第2栅电极部位生成侧墙；以及以上述第1栅电极、上述第2栅电极和上述侧墙为掩模，向上述衬底注入高浓度杂质离子。3.一种非易失性半导体存储器件，其特征在于，具有存储单元部和周边电路部，上述存储单元部具有多个存储单元晶体管，该存储单元晶体管具有第1栅电极、形成在上述第1栅电极的侧壁和上述侧壁的下部周边的第1绝缘膜、在上述第1绝缘膜的上述下部周边上且在上述第1绝缘膜的侧面形成的由绝缘膜构成的第1电荷蓄积层、以及形成在上述第1电荷蓄积层的侧面的第1侧墙，上述周边电路部形成在上述存储单元部附近，用于控制对上述存储单元部的存储动作，具有多个周边电路晶体管，该周边电路晶体管具有第2栅电极、形成在上述第2栅电极的侧壁和上述侧壁的下部周边的第2绝缘膜、在上述第2绝缘膜的上述下部周边上且在上述第2绝缘膜的侧面形成的由绝缘膜构成的第2电荷蓄积层、以及形成在上述第2电荷蓄积层的侧面的第2侧墙，上述第2绝缘膜的上述下部周边的膜厚，与上述第1绝缘膜的上述下部周边的膜厚不同。4.一种非易失性半导体存储器件的制造方法，其特征在于，包括以下步骤在衬底上形成存储单元晶体管的第1栅电极、和周边电路晶体管的第2栅电极；以上述第1栅电极部位和上述第2栅电极部位为掩模，向上述衬底注入低浓度杂质离子；在上述第1栅电极的侧壁和上述侧壁的下部周边形成第1绝缘膜，并且在上述第2栅电极的侧壁和上述侧壁的下部周边形成具有与上述第1绝缘膜不同膜厚的第2绝缘膜；在上述第1绝缘膜的下部周边上且在上述第1绝缘膜的侧面、以及在上述第2绝缘膜的下部周边上且在上述第2绝缘膜的侧面，形成由绝缘膜构成的电荷蓄积层，并且在上述电荷蓄积层的侧面形成侧墙；以及以上述第1栅电极部位和上述第2栅电极部位为掩模，向上述衬底注入高浓度杂质离子。5.一种非易失性半导体存储器件，其特征在于，具有存储单元部和周边电路部，上述存储单元部具有多个存储单元晶体管，该存储单元晶体管具有第1栅电极、形成在上述第1栅电极的侧壁和上述侧壁的下部周边的第1绝缘膜、在上述第1绝缘膜的上述下部周边上且在上述第1绝缘膜的侧面形成的由绝缘膜构成的第1电荷蓄积层、形成在上...
【专利技术属性】
技术研发人员：折田敏幸，招淳也，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。