半导体元件的制造方法及其半导体元件技术

本发明专利技术是有关于一种半导体元件的制造方法及其半导体元件。其提供一种填充内连线介层窗的铝基质导体，及藉由此铝基质导体所形成的半导体元件。半导体元件包括有第一介电层。其中介电层具有截面面积实质小于１μｍ↑［２］的开口形成于其中，以及填充于开口中的物理气相沉积铝基质导体。本发明专利技术的半导体元件的制造方法使半导体元件同时具有复数个铝基质介层窗插塞，以及晶粒尺寸与铝基质介层窗插塞相同的铝基质导电层，而能够构成可以改善半导体元件导体电阻劣化问题的堆叠金属垫。本发明专利技术的半导体元件，可同时具有复数个铝基质介层窗插塞以及晶粒尺寸与铝基质介层窗插塞相同的铝基质导电层，而可以改善半导体元件导体电阻劣化的问题。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的制造方法及其半导体元件，特别是涉及一种使用铝来填充内连线介层窗的方法，以及藉由此一方法所制作的半导体元件。
技术介绍
2002年9月10日所核准的美国编号第US 6,448,173号专利案，专利技术人Clevenger et al.揭示了一种能可靠地制造铝内连线的双层镶嵌制程，藉以增进由传统反应离子蚀刻(Reactive Ion Etch；RIE)技术所形成的铝质内连线的电至迁移特性。其中此一双层镶嵌制程，是仰赖由物理气相沉积的钛(Ti)/由化学气相沉积的氮化钛(TiN)，所形成的阻障层，来制造出可大幅降低饱和电阻值，和/或有效抑制电致迁移现象的铝质线路。特别是在线路长度大于100μm的状况下。2001年10月2日所核准的美国编号第US 6,297,557号专利案，专利技术人Bothra揭示了一种使用在半导体内连线结构中的铝填充介层窗。此半导体内连线结构中的铝填充介层窗，包含有位于第一介电层上的第一图案化金属化层，位于第一介电层和第一图案化金属化层上的第二介电层，穿过第二介电层且和第一图案化金属化层接触的铝填充介层窗。其中，铝填充介层窗具有一个位于铝本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，其特征在于其包括以下步骤：提供一第一介电层，该介电层具有复数个开口贯穿该介电层；形成复数个第一插塞部，其中每一该些第一插塞部是形成于位在该第一介电层中的该些开口的其中之一者中，包括沉积包含有铝的一第一金属至位于第一介电层中的每一该些开口，其中该第一金属具有一第一晶粒尺寸；以及形成一第一内连线部分，包括在每一该些第一插塞部上，沉积包括有铝的一第二金属，其中该第二金属具有一第二晶粒尺寸，且该第一晶粒粒尺寸是实质小于该第二晶粒尺寸。

【技术特征摘要】
US 2006-3-20 11/385,9231.一种半导体元件的制造方法，其特征在于其包括以下步骤提供一第一介电层，该介电层具有复数个开口贯穿该介电层；形成复数个第一插塞部，其中每一该些第一插塞部是形成于位在该第一介电层中的该些开口的其中之一者中，包括沉积包含有铝的一第一金属至位于第一介电层中的每一该些开口，其中该第一金属具有一第一晶粒尺寸；以及形成一第一内连线部分，包括在每一该些第一插塞部上，沉积包括有铝的一第二金属，其中该第二金属具有一第二晶粒尺寸，且该第一晶粒粒尺寸是实质小于该第二晶粒尺寸。2.根据权利要求1所述的半导体元件的制造方法，其特征在于其更包括在该第一介电层和该第一内连线部分上，形成一第二介电层，其中该第二介电层具有复数个开口，形成于其中，位于该第二介电层中的每一该些开口，都与该第一插塞部垂直地相距有一距离，且位于该第二介电层中的每一该些开口，并未对准该第一插塞部；形成复数个第二插塞部，其中每一该些第二插塞部，是形成于位在该第二介电层中的该些开口的其中一者中，包括沉积包含有铝的一第一金属至位于第二介电层中的每一该些开口，其中该第一金属具有一第一晶粒尺寸；以及形成一第二内连线部分，包括在每一该些第二插塞部上，沉积包括有铝的一第二金属，其中该第二金属具有一第二晶粒尺寸，且该第一晶粒尺寸是实质小于该第二晶粒尺寸。3.一种半导体元件，其特征在于其包括第一介电层，具有复数个口穿过该第一介电层；复数个第一插塞部，每一该些插塞部，分别位于该第一介电层的该些开口中，该些第一插塞包括含有铝的一第一金属形成于该第一介电层的该些开口中，且该第一金属具有一第一晶粒尺寸；以及第一内连线部分，包括含有铝的一第二金属，位于每一该些第一插塞部上，该第二金属具有一第二晶粒尺寸，且该第一晶粒尺寸实质小于该第二晶粒尺寸。4.根据权利要求3所述的半导体元...

【专利技术属性】
技术研发人员：王昭雄，黄健朝，胡正明，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]