制造快闪存储器件的方法技术

一种制造快闪存储器件的方法，其中在半导体衬底上顺序形成蚀刻防止层、第一和第二层间绝缘层以及第一、第二和第三硬掩模层。蚀刻第三硬掩模层以暴露第二硬掩模层上的部分区域。在整个表面上形成线形的光刻胶图案，使得暴露的光刻胶图案比暴露第二硬掩模层的区域更窄。利用光刻胶图案作为掩模蚀刻第二硬掩模层。利用光刻胶图案作为掩模蚀刻第一硬掩模层，和利用保留的第三和第二硬掩模层作为掩模蚀刻第二和第一层间绝缘层，从而形成方形的漏极接触孔。利用保留的第二和第一硬掩模层作为掩模来蚀刻蚀刻防止层，由此暴露半导体衬底的预定区域和打开漏极接触孔。因此可改善发生在触点之间的桥。

【技术实现步骤摘要】

本专利技术一般涉及快闪存储器件，更具体而言，涉及，其中通过使用硬掩模层的线式双掩模法成方形接触孔，从而改善发生在触点之间的桥。
技术介绍
在快闪存储器件漏极接触孔的形成方法中，如果利用光刻胶来实施采用具有低波长的ArF作为光源的曝光过程，以形成70nm或更小的微图案，则图案的接触边缘粗糙度降低。从而，当微图案形成时，图案之间的间隔物裕度减少，导致图案之间的桥。更具体而言，因为布图设计上接触孔之间的间隔宽度小，当漏极接触孔形成时蚀刻的选择性降低。触点之间的区域被连接，因此坍塌，从而在触点之间产生桥。在形成椭圆形漏极接触孔过程期间，由于曝光过程的特性，如果接触孔的尺寸设置较小以确保接触孔之间的间隔宽度，则增加长轴方向的接触孔尺寸以减少漏极选择线(DSL)和漏极选择线(DSL)之间的桥裕度。它减小接触孔的尺寸，并因而使得难于确保触点之间的桥裕度。漏极触点之间桥的产生导致整列失效(global column failure)。因此，由一个漏极触点桥导致的产量损失非常高。
技术实现思路
因此，本专利技术解决以上问题，并且提供一种，其中通过使用硬掩膜层的线式双掩膜法形成方形接触孔，改善发生在触点之间的桥。根据一方面，本专利技术提供一种，包括以下步骤顺序在半导体衬底上形成蚀刻防止层、第一和第二层间绝缘层以及第一、第二和第三硬掩膜层，蚀刻第三硬掩膜层以暴露第二硬掩膜层上的部分区域，在整个表面形成线形的光刻胶图案，以使暴露的光刻胶图案比暴露第二硬掩膜层的区域更窄，接着利用光刻胶图案作为掩膜来蚀刻第二硬掩膜层，利用光刻胶图案作为掩膜来蚀刻第一硬掩膜层，接着使用保留的第三和第二硬掩膜层作为掩膜来蚀刻第二和第一层间绝缘层，从而形成方形的漏极接触孔，和使用保留的第二和第一硬掩膜层作为掩膜来蚀刻蚀刻防止层，由此曝光半导体衬底的预定区域和打开漏极接触孔。附图说明图1A和1B是顺序说明根据本专利技术实施方案的制造快闪存储器件方法的布置图。图2A～2F是顺序说明根据本专利技术实施方案的制造快闪存储器件方法的截面图；和图3是表示根据本专利技术的方形漏极触点和现有的圆形漏极触点比较的布置图。具体实施例方式下文将参考附图来说明根据本专利技术的具体实施方案。参考图1A和2A，在半导体衬底100上顺序形成蚀刻防止层102和第一层间绝缘层104，在该半导体衬底中形成有预定结构，如隔离层、栅极、隔离物、自对准接触(SAC)氮化物层等。然后实施化学机械抛光(CMP)。利用氮化物层可形成蚀刻防止层102，和利用高密度等离子体(HPD)氧化物层可形成第一层间绝缘层104。通过光和蚀刻工艺来蚀刻第一层间绝缘层104和蚀刻防止层102，形成源极接触孔(未显示)。在整个表面上沉积第一多晶硅层，以使源极接触孔的被填充。抛光第一多晶硅层，以使第一层间绝缘层104暴露，从而形成源极接触塞。在整个表面上形成第二层间绝缘层106。利用HDP氧化物层或等离子体增强原硅酸四乙酯(PE-TEOS)可形成第二层间绝缘层106。在第二层间绝缘层106上顺序形成第一硬掩膜层108、第二硬掩膜层110和第三硬掩膜层112。可形成厚度为200～800的第二硬掩膜层110和可形成厚度为300～1000的第三硬掩膜层112。在使用氮化硅系列形成第一硬掩膜层108的情况下，使用氧化硅系列形成第二硬掩膜层110，和使用多晶硅系列或氮化硅系列形成第三硬掩膜层112。在使用可灰化(ash able)的硬掩膜系列形成第一硬掩膜层108的情况下，使用SiOxNy形成第二硬掩膜层110，和使用多晶硅系列形成第三硬掩膜层112。在整个表面上形成光刻胶层。然后实施曝光和显影过程以形成第一光刻胶图案114，使得第三硬掩膜层112的部分上表面被暴露。考虑到漏极选择线(DSL)之间的间隔以及曝光设备的覆盖裕度，可以确定当形成第一光刻胶图案114时使第三硬掩膜层112部分上表面暴露的区域。利用第一光刻胶图案114作为掩膜来蚀刻第三硬掩膜层112。在第三硬掩膜层112的蚀刻过程期间，第二硬掩膜层110被用作蚀刻防止层。参考图1B和2B，在第一光刻胶图案114形成的状态下，在整个表面上形成光刻胶层。然后实施曝光和显影过程以形成线式的第二光刻胶图案116，使得第二硬掩膜层110的部分层表面被暴露。在形成有线型漏极触点的有源区域上形成第二光刻胶图案116。第二光刻胶图案116的长轴长度大于漏极选择线(DSL)之间的间隔。由此，形成有漏极接触孔的部分具有直线型(b)并且可形成方形(c)的漏极接触孔。利用第二光刻胶图案116作为掩膜来蚀刻第二硬掩膜层110。参考图2C，利用第二光刻胶图案116作为掩膜来蚀刻第一硬掩膜层108后，除去第二光刻胶图案116。参考图2D，利用第三和第二硬掩膜层112和110作为掩膜来蚀刻第二和第一层间绝缘层106和104，形成漏极接触孔118。在这种情况下，在第二和第一层间绝缘层106和104蚀刻过程期间，蚀刻在蚀刻防止层102上停止。通过第三硬掩膜层112而暴露第二硬掩膜层110并剥离第三硬掩膜层112。参考图2E，利用保留的第二硬掩膜层110和保留的第一硬掩膜层108作为掩膜来蚀刻蚀刻预防层102。由此，使半导体衬底110的预定区域暴露以打开漏极接触孔118。在蚀刻防止层102的剥离过程中，第二硬掩膜层110被剥离。参考图2F，剥离第一硬掩膜层108。虽然图中没有显示，但是多晶硅层沉积在整个表面上，使得漏极接触孔118的被填充。抛光多晶硅层以形成漏极接触塞。图3是表示根据本专利技术的方形漏极触点和现有的圆形漏极触点比较的布置图。图3中显示了触点之间的宽度差异。根据图3，其中将形成沟道、源极和存储单元晶体管的有源区域“a”平行于场区域“d”重复。以预定距离彼此间隔的众多字线被布置在有源区域“a”上以穿越有源区域“a”和场区域“d”。漏极选择线DSL被布置在第一字线的外侧并且源选择线(SSL)被布置在最后字线的外侧。方形漏极触点“f”被分别布置在漏极选择线(DSL)之间的有源区域“a”上。现有的漏极触点“e”是圆形的，并且在触点之间的宽度“g”窄。然而，本专利技术中的漏极触点“f”是方形的并且触点之间的宽度“h”较现有的漏极触点“e”的宽度“g”更大。由此，当通过填充接触孔形成触点时，发生在触点之间的桥可得到改善。如上所述，本专利技术有以下优点。方形漏极接触孔的形成加宽了触点之间的宽度。因此，可改善发生在触点之间的桥。此外，防止由桥造成的整列实效，从而提高产量。另外，可基本防止由于在长轴方向光刻胶图案孔尺寸的增加而导致在漏极触点和漏极选择线DSL之间的桥，当光刻胶图案短轴方向的孔尺寸减少以确保触点之间的宽度时可产生桥。因此可防止由于擦除失败而造成的产量损失。虽然已经参考不同的实施方案作出了前面的描述，但在不背离本专利技术的精神和范围下，本领域的技术人员可以作出改变和修改。本文档来自技高网...

【技术保护点】
一种制造快闪存储器件的方法，所述方法包括步骤：在半导体衬底上顺序形成蚀刻防止层、第一和第二层间绝缘层以及第一、第二和第三硬掩模层；蚀刻第三硬掩模层以暴露在第二硬掩模层上的部分区域；在整个表面上形成线形的光刻胶图案，以 使暴露的光刻胶图案比暴露第二硬掩模层的区域更窄，然后利用光刻胶图案作为掩模来蚀刻第二硬掩模层；利用光刻胶图案作为掩模来蚀刻第一硬掩模层，然后利用保留的第三和第二硬掩模层作为掩模来蚀刻第二和第一层间绝缘层，从而形成方形的漏极接触孔；和 利用保留的第二和第一硬掩模层作为掩模来蚀刻蚀刻防止层，由此使半导体衬底的预定区域暴露和打开漏极接触孔。

【技术特征摘要】
KR 2006-5-26 10-2006-00476891.一种制造快闪存储器件的方法，所述方法包括步骤在半导体衬底上顺序形成蚀刻防止层、第一和第二层间绝缘层以及第一、第二和第三硬掩模层；蚀刻第三硬掩模层以暴露在第二硬掩模层上的部分区域；在整个表面上形成线形的光刻胶图案，以使暴露的光刻胶图案比暴露第二硬掩模层的区域更窄，然后利用光刻胶图案作为掩模来蚀刻第二硬掩模层；利用光刻胶图案作为掩模来蚀刻第一硬掩模层，然后利用保留的第三和第二硬掩模层作为掩模来蚀刻第二和第一层间绝缘层，从而形成方形的漏极接触孔；和利用保留的第二和第一硬掩模层作为...

【专利技术属性】
技术研发人员：李圣勋，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]