双镶嵌结构的制作方法技术

一种双镶嵌结构的制作方法，应用于一半导体晶片，该半导体晶片包括一基底、一导线层、一具有一介层开口的介电层、一定义有一沟槽图案的硬屏蔽层以及一牺牲层，方法中藉由在同一蚀刻反应室内依序进行第一、第二、第三以及第四蚀刻工艺，以形成一沟槽并使该介层开口曝露该导电层，因此达到有效缩短工艺时间和提高生产效率的目的。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种整合各蚀刻工 艺于同 一蚀刻反应室进行的。
技术介绍
目前，集成电路内的多重金属内连线(multilevel interconnects)工艺是以 镶嵌技术为主，其又可概分为单镶嵌(single damascene)工艺及双镶嵌(dual damascene)工艺，由于双镶嵌工艺可大幅减少20-30%的工艺步骤，而且又能 降低导线与插塞间的接触电阻，并增进其可靠性，所以现今大部份的金属内 连线(metal interconnection)大都是采用双镶嵌工艺。此外，为降低金属内连 线的电阻值及寄生电容效应，以增快信号的传递速度，现行的半导体工艺大 多是先在低介电常数材料(low-K)所构成的介电层中蚀刻出具有沟槽(trench) 与介层开口(viahole)的双镶嵌结构，再填入铜金属并平坦化，以完成金属内 连线的制作。因此就双镶嵌工艺而言，介电层中的双镶嵌结构的蚀刻步骤可 视为是最重要的关键技术之一。在先前技术中，不论是沟槽优先(trench-first)、介层开口优先(via-first)或 部分介层开口优先(partial-via-first)等的双镶嵌结构的蚀刻步骤均是利用干式 的等离子体气体作为蚀刻介电层的工具，其蚀刻反应室(chamber)必须处于真 空状态，且蚀刻反应室大多采用所谓的沉积模式(deposition mode)，亦即在 蚀刻反应室内壁会沉积有一层高分子聚合物，其目的在于防止等离子体气体 直接接触蚀刻反应室内壁而造成金属污染，同时此高分子聚合物层相对于当 作蚀刻屏蔽的光致抗蚀剂图案具有较高的蚀刻选择比。然后，在完成第一阶 段的蚀刻反应后，例如介层开口的蚀刻工艺，接着就必须先进行去除光致抗 蚀剂图案的灰化(ashing)工艺以及清洗的步骤，随后才能再利用其它的蚀刻屏 蔽来或光致抗蚀剂图案来进行第二阶段的蚀刻反应，例如沟槽的蚀刻工艺。 但由于所使用的光致抗蚀剂大部分为有机物质，因此去除光致抗蚀剂图案必 须实施于其它的光致抗蚀剂剥除机器(photoresist stripper),亦即蚀刻反应室 需破真空(venting),以取出半导体晶片并传送至光致抗蚀剂剥除机器中，在 完成清洗步骤之后，才能再传送回蚀刻反应室中并抽真空，以进行下一阶段 的蚀刻步骤。因为倘若于蚀刻反应室中直接以氧气等离子体去除光致抗蚀 剂，将会连同蚀刻反应室内壁所沉积的高分子聚合物层一并去除。此外，同一蚀刻反应室往往需要进行不同参数的蚀刻工艺，然而，在切 换不同阶段的蚀刻工艺时，后一工艺的环境往往会受到前一工艺的影响，此 即所谓记忆效应(memory effect),此种蚀刻反应室内气体不稳定的状况往往 造成后一工艺制造出的双镶嵌结构质量不佳，进而影响半导体元件的稳定 度，因此，上述双镶嵌结构的蚀刻步骤和去除光致抗蚀剂的步骤必须在不同 的机器分别进行，而无法在同一个工艺反应室中完成。简而言之，先前技术 制作双镶嵌结构时，半导体晶片必须经过破真空、不同机器间传送、抽真空 以及机械手臂传送等过程，若再加待机的时间，非常不符合时间成本的效益， 而且多段式的整合步骤也会影响工艺成品率。
技术实现思路
据此，本专利技术的一目的在于提供一种，降低半导 体元件的生产成本，并改善现有技术无法克服的难题。本专利技术揭露一种，应用于一半导体晶片，该半导 体晶片依序包括一基底、 一导电层、具有一介层开口的介电层、 一定义有一 沟槽图案的硬屏蔽层以及一牺牲层覆盖该硬屏蔽层与该介电层并填满该介 层开口 ，该在同一蚀刻反应室内进行至少以下二个连 续步骤。首先，进行一第一蚀刻工艺，通入以氧气为主的等离子体气体，蚀 刻部分该牺牲层，以曝露出该硬屏蔽层、该介电层以及部分的该介层开口， 然后进行一第二蚀刻工艺，通入以四氟化碳为主的等离子体气体，蚀刻部分 该介层开口以扩大形成一沟槽，接着进行一第三蚀刻工艺，通入以氧气为主 的等离子体气体以去除该介层开口中剩余的牺牲层，使该介层开口曝露该导电层。本专利技术还揭露一种整合光致抗蚀剂灰化与蚀刻， 应用于一半导体晶片，该半导体晶片依序包括一基底、 一导电层、 一保护层、 一具有一介层开口与一沟槽的介电层、 一定义有一沟槽图案的硬屏蔽层以及 一光致抗蚀剂层填充于该介层开口，该制作方法在同一蚀刻反应室中连续完成下列步骤。首先进行一光致抗蚀剂灰化工艺，通入以氧气为主的等离子体 气体去除该光致抗蚀剂层，接着，进行一蚀刻工艺，通入以四氟化碳为主的 等离子体气体，蚀刻该保护层使该介层开口曝露该导电层。本专利技术的为于同 一个蚀刻反应室内连续进行至少二个连续的蚀刻步骤，可大幅提高晶片的生产效率；同时本专利技术的制作方法在操作上可仅进行连续二个至四个的蚀刻步骤，因而具有高机动性、高配 合度的优势，更加提高生产线机器运作的灵活度。附图说明图1至图5为本专利技术的一优选实施例以制作双镶嵌结构的示意图。图6至图8为本专利技术于不具保护层的半导体晶片制作双镶嵌结构的流程示意图。简单符号说明10半导体晶片12基底14导电层16保护层18介电层20硬屏蔽层22牺牲层24介层开口26沟槽图案28沟槽30半导体晶片32基底34导电层36介电层38硬屏蔽层40光致抗蚀剂层42介层开口44沟槽图案46沟槽具体实施方式为了使突显本专利技术的优点及特征，下文列举本专利技术的一优选实施例，并配合附图作详细说明如下图1至图5为本专利技术的一优选实施例。如图1所示，首先提供一半导体 晶片10,其包括有一基底l2、 一导电层l4、 一保护层(caplayer)16、 一具有 一介层开口(viahole)24的介电层(dielectric layer)18、 一定义有一沟槽图案26 的硬屏蔽层(hard mask)20以及一牺牲层22覆盖于硬屏蔽层20与介电层18并填满介层开口 24。于本优选实施例中，导电层14为一金属导电层，通常 是由铜所构成的金属导电层，而保护层16与硬屏蔽层20可由氮硅化合物 (silicon nitride)、碳化硅(SiC)或氮氧化硅(silicon oxy-nitride)所构成，又介电 层18则包括低介电值材料，例如含氟二氧化硅(fluorinated silica glass)或有机 硅玻璃(organosilicate)，至于牺牲层22，本优选实施例则是以光致抗蚀剂 (photoresist)作为其主要材泮+。接着如图2所示，将半导体晶片10置于一蚀刻反应室内的一晶片夹盘(chuck，图未示)上，且该蚀刻反应室的内壁涂有三氧化二钇(Y203)等的涂层，进行一第一蚀刻工艺。该第一蚀刻工艺包括步骤l.l: 通入气压介于20-100毫托耳(mT)，上、下电极功率分别介 于300-1500瓦(W)及300-1500瓦之间，且气体流量介于100-500每分钟标准 毫升(standard cubic centimeter per minute, seem )的以氧气(02)为主的等离子 体气体；其优选的气压值、上下电极功率与气体流量分别为30mT、 500/400W 以及300sccm，以进行大范围的蚀刻。同时，该第一蚀刻工艺可视工艺需要，选择性地加入步骤1.2。步骤1.2: 通入含氮气(N2)与氧气为主的等离子体气体，其气压大小约 本文档来自技高网...

【技术保护点】
一种双镶嵌结构的制作方法，应用于半导体晶片，该半导体晶片依序包括基底、导电层、具有介层开口的介电层、定义有沟槽图案的硬屏蔽层，以及牺牲层覆盖该硬屏蔽层与该介电层并填满该介层开口，该双镶嵌结构的制作方法在同一蚀刻反应室内进行至少以下二个连续步骤：进行第一蚀刻工艺，通入以氧气为主的等离子体气体，蚀刻部分该牺牲层，以曝露出该硬屏蔽层、该介电层以及部分的该介层开口；进行第二蚀刻工艺，通入以四氟化碳为主的等离子体气体，蚀刻部分该介层开口以扩大形成沟槽；以及进行第三蚀刻工艺，通入以氧气为主的等离子体气体以去除该牺牲层，使该介层开口曝露该导电层。

【技术特征摘要】
1. 一种双镶嵌结构的制作方法，应用于半导体晶片，该半导体晶片依 序包括基底、导电层、具有介层开口的介电层、定义有沟槽图案的硬屏蔽层， 以及牺牲层覆盖该硬屏蔽层与该介电层并填满该介层开口 ，该双镶嵌结构的制作方法在同 一蚀刻反应室内进行至少以下二个连续步骤进行第一蚀刻工艺，通入以氧气为主的等离子体气体，蚀刻部分该牺牲层，以曝露出该硬屏蔽层、该介电层以及部分的该介层开口；进行第二蚀刻工艺，通入以四氟化碳为主的等离子体气体，蚀刻部分该介层开口以扩大形成沟槽；以及进行第三蚀刻工艺，通入以氧气为主的等离子体气体以去除该牺牲层，使该介层开口曝露该导电层。2. 如权利要求1所述的制作方法，其中该半导体晶片还包括保护层， 设于该介电层、该介层开口、与该导电层之间。3. 如权利要求2所述的制作方法，其中于该第三蚀刻工艺完成后，还 包括第四蚀刻工艺，通入以四氟化碳为主的等离子体气体，蚀刻该保护层使该介层开口曝露该导电层。4. 如权利要求1所述的制作方法，于该半导体晶片移出该蚀刻反应室 后，还包括无晶片干式清洁工艺，用以清洁该蚀刻反应室。5. 如权利要求4所述的制作方法，其中该无晶片干式清洁工艺的清洁 等离子体气体含氧气、氩气、四氟化碳或前述各气体的混合气体。6. 如权利要求4所述的制作方法，其中该无晶片干式清洁工艺包括以 下步骤通入含氧气的清洁等离子体气体做清洁，以终点侦测确认；以及 再通入含氧气的清洁等离子体气体再次进行时间模式的清洁步骤。7. 如权利要求6所述的制作方法，其中该无晶片干式清洁工艺还包括 以下步骤通入相对^f氐压、高流量的含氧气清洁等离子体气体； 通入含氩气的清洁等离子体气体；以及 通入含四氟化碳、氧气以及氩气的混合清洁等离子体气体。8. 如权利要求4所述的制作方法，其中该蚀刻反应室内壁具有三氧化9. 如权利要求1所述的制作方法，其中该第一蚀刻工艺还包括通入含 氮气与氧气的等离子体气体的步骤。10. 如权利要求1所迷的制作方法，其中该第三蚀刻工艺还包括通入以 氧气为主的等离子体气体的步骤。11. 如权利要求1所述的制作方法，其中该第四蚀刻工艺还包括通入以 氮为主的等离子体气体的步骤。12. 如权利要求11所述的制...

【专利技术属性】
技术研发人员：刘安淇，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]