【技术实现步骤摘要】
本专利技术涉及一种形成掺杂部分的方法，以及涉及一种形成晶体 管的方法。
技术介绍
尽管在下文中主要以内存器件与其制造方法作为i兑明实例而 加以解释，但本专利技术也可应用在广泛的半导体器件领域，其包括、 但不限于存储器、逻辑与无线应用。因此，倾斜注入主要是用于限定MOS晶体管的特性，而本专利技术的优选应用领域是例如晶体管的 halo注入。举例而言，这些晶体管可以由图案化区域所围绕，所述 图案化区域包括图案密度可在晶片上局部变化的图案；然而，本发 明也不限制于DRAM，倾杀牛注入甚至可以具有与halo注入的限定 所不同的功能，例如4妄触的限定、单侧埋带的限定、*接触注入以 及其他。在下文中，将引用晶体管结构的形成为例进行说明，但其 并非代表对本专利技术的应用性的限定。例如动态随机接入存储器(DRAM)与非挥发性存储器等的内 存器件、以及其他已知的内存器件通常都包括存储单元阵列与周边 部分，在周边部分中配置了用于驱动存储单元阵列以及用于执行读 取与写入才乘作的电路。通常，在周边部分中的电3各与每一个存储单元都包含了至少部分形成在半导体衬底中的晶体管。 一般而言，这 些...
【技术保护点】
一种形成集成电路的方法，包括：提供具有表面的半导体衬底；在所述衬底表面上限定多个突出部分，所述突出部分具有最小高度；在所述衬底表面上方提供图案层；从预定的衬底部分中移除部分所述图案层；执行离子注入程序 ，使离子相对于所述衬底表面的角度为小于９０度，其中所述离子由所述图案层与所述突出部分所终止，从而所述预定衬底部分以所述离子掺杂；以及移除所述图案层。
【技术特征摘要】
US 2006-7-26 11/493,0281.一种形成集成电路的方法，包括提供具有表面的半导体衬底；在所述衬底表面上限定多个突出部分，所述突出部分具有最小高度；在所述衬底表面上方提供图案层；从预定的衬底部分中移除部分所述图案层；执行离子注入程序，使离子相对于所述衬底表面的角度为小于90度，其中所述离子由所述图案层与所述突出部分所终止，从而所述预定衬底部分以所述离子掺杂；以及移除所述图案层。2. 根据权利要求1所述的方法，其中，在所述衬底表面上保形地 沉积所述图案层。3. 根据权利要求1所述的方法，其中，移除部分所述图案层包括以抗蚀刻材^1覆盖所述图案层的预定部分，从而限定所 述图案层的未覆盖部分；以及在所述未覆盖部分对所述图案层进行各向异性蚀刻。4. 根据权利要求3所述的方法，其中，以所述抗蚀刻材料覆盖预 定部分包4舌4是供光阻层；以及利用光刻法为所述光阻层绘制图案。5. 根据权利要求1所述的方法，其中，所述图案层的厚度小于所 述突出部分的所述最小高度。6. 根据权利要求1所述的方法，其中，所述图案层具有介于5-10 纳米之间的厚度。7. 才艮据4又利要求1所述的方法，其中，所述图案层包括从氮4b石圭、鵠与氮化钛所选出的 一种材料。8. 根据权利要求1所述的方法，还包括在所述衬底表面上方与所 述图案层下方提供牺牲层。9. 根据权利要求8所述的方法，其中，在所述衬底表面上保形地 沉积所述牺牲层。10. 根据权利要求8所述的方法，其中，所述牺牲层的厚度小于所 述突出部分的所述最小高度。11. 根据权利要求8所述的方法，其中，所述牺牲层具有介于5-30 纳米之间的厚度。12. 根据权利要求8所述的方法，其中，所述牺牲层包括二氧化硅。13. 根据权利要求8所述的方法，还包括从所述预定衬底部分移除 部分所述牺4生层。14. 才艮据权利要求13所述的方法，其中，所述牺牲层的所述厚度 大于所述突出部分的所述最小高度。15. 才艮据片又利要求14所述的方法，还包括移除所述牺牲层的上方 部分。16. ^艮据冲又利要求15所述的方法，其中，在移除所述牺牲层的所 述上方部分后，从而获得所述牺牲层的平面表面。17. 根据权利要求14所述的方法，其中，所述图案层包括光活性 化合物，所述图案层的预定部分通过将所述预定部分暴露于电 ,兹辐射并以适当溶剂溶解暴露部分而加以移除。18. 根据权利要求13所述的方法，其中，所述牺牲层具有介于 150-280纳米之间的厚度。19. 根据权利要求13所述的方法，其中，所述图案层具有介于 50-250纳米之间的厚度。20. 4艮据^又利要求19所述的方法，其中，所述图案层具有介于 50-150纳米之间的厚度。21. 根据权利要求13所述的方法，其中，所述图案层包括有机化 合物。22. 根据权...
【专利技术属性】
技术研发人员：托比亚斯莫诺，弗兰克雅库博夫斯基，赫尔曼萨克塞，拉尔斯弗尔克尔，克劳斯迪特尔莫尔哈德，迪特马亨克，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。