非挥发性记忆元件及其制造方法技术

本发明专利技术是有关于一种非挥发性记忆元件及其制造方法。该非挥发性记忆元件的制造方法是先在基底中形成多个沟渠；并于沟渠中填入第一导体层，以做为埋入式位元线；接着，在基底上形成电荷储存层，覆盖基底表面以及第一导体层的表面；之后，在上述电荷储存层上形成第二导体层，以做为字元线。该非挥发性记忆元件包括多数个具有掺杂的第一导体层、基底、一电荷储存层及多数个第二导体层。本发明专利技术非挥发性记忆元件及其制造方法可以避免聚合物残留造成字元线直接与位元线的掺杂区接触所导致的短路问题。

【技术实现步骤摘要】

本专利技术是有关于一种记忆元件及其制造方法，且特别是有关于一种非 挥发性记忆元件及其制造方法。
技术介绍
非挥发性记忆体(Non-volatile memory, NVM)是一种能够在去除电 源后仍能够持续地储存讯息的半导体记忆体。NVM包括光罩式唯读记忆体 (Mask R0M)、可编程唯读记忆体(PROM)、可抹除编程唯读记忆体(EPROM)、 可电除可编程唯读记忆体(EEPROM)和快闪记忆体(Flash memory).非挥发 性记忆体广泛地用于半导体工业且研发来防止编程数据丢失的一类记忆 体。通常，可依据元件的终端使用要求来程式化、读取及/或抹除非挥发性 记忆胞，并可长期储存被程式化的资料。资讯技术市场在过去二十年以来蓬勃发展，因此携带型电脑以及电子 通信工业已成为半导体超大规模积体电路(VLSI)以及特大规模积体电路 (ULSI)设计的主要方向.因此，低功率消耗、高密度及可再程式非挥发性 记忆胞的需求很大。此等类型的可程式及可抹除记忆胞已成为半导体工业 中的主要元件.随着记忆胞容量需求的增加，半导体的积集度以及记忆胞密度的要求 相对提升。双位元单元的记忆元件可在单一记忆胞中储存两位元资讯，是 一种有效改善积集度的记忆元件。双位元单元的记忆元件中有一种称之为 氮化物唯读记忆胞，其为一种用于储存资料的电荷捕捉半导体元件。大体而言，氮化物唯读记忆体单元包括金属氧化硅场效电晶体 (MOSFET)，其具有设置于闸极与源极/汲极半导体材料之间的氧化层-氮化 层-氧化层(0N0)闸极介电层。在程式化时，0N0闸极介电层中的氮化层能 以定域方式捕集电子。电荷定域是指氮化物材料能够使得储存于其中的 电荷不会大幅橫向移动。此与现有浮动闸极技术形成对比，在现有浮动闸 极技术中，浮动闸极是导电的且电荷横向分布而遍及整个浮动闸极。氮化 物唯读记忆体元件可经由通道热电子(CHE)注入电荷捕捉层来执行氮化物 唯读记忆体的程式化(意即，电荷注入)。.可经由能带间热电洞穿隧来执行 氮化物唯读记忆体的抹除(意即，电荷移除)。所储存的电荷可经由已知电 压应用技术重复程式化、读取、抹除及/或再程式化所储存的电荷，并可正 向或反向执行读取。定域电荷捕捉技术可使得每记忆胞(ce 11)具有两个独 立位元，因此使记忆胞密度加倍,. 附图说明图1A至1C绘示现有一种氮化物唯读记忆体的制造方法的流程剖面困。 请参照图1A，氮化物唯读记忆体的制造方法是先在基底IOO上依序形成氮 化硅/氧化硅/氮化硅堆迭层102、掺杂多晶硅层104以及顶盖层106，之后， 请参照图1B，进行微影与蚀刻制程，以使氮化硅/氧化硅/氮化硅堆迭层102、 掺杂多晶硅层104以及顶盖层106图案化，形成图案化的氮化硅/氧化硅/ 氮化珪堆迭层102a、掺杂多晶硅层104a以及顶盖层106a。其后，以顶盖 层106a为軍幕，进行离子植入制程，以于基底100中形成掺杂区110，做 为位元线.其后，再于相邻的掺杂多晶硅层104之间的掺杂区110上形成 介电层112其后，请参照图1C，去除顶盖层106a。之后，在基底100上形成一层 金属硅化物层，并将此金属珪化物层114以及掺杂多晶硅层104a图案化， 形成金属硅化物层114以及掺杂多晶硅层104b，以做为字元线。请参照困1B，以上述方法来形成氮化硅/氧化硅/氮化硅堆迭层102a、 掺杂多晶硅层104a以及顶盖层106a的蚀刻过程中，易生成聚合物108.若 是聚合物108残留在氮化硅/氧化硅/氮化硅堆迭层102以及掺杂多晶硅层 104的側壁上，则在后续形成金属硅化物层114的沈积过程中，会被金属硅 化物所取代，使得所取代的金属硅化物层114a直接与位元线的掺杂区110 接触，而造成短路，如图IC所示.另一方面，请参照图2A与2B，若是在形成氮化硅/氧化硅/氮化硅堆迭 层102、掺杂多晶砝层104以及顶盖层106的蚀刻过程中，蚀刻的条件控制 不当，使得所形成的掺杂多晶硅层104a呈倒梯状，则在后续形成图案化的 金属硅化物层114与掺杂多晶硅层104b的蚀刻过程中，易有掺杂多晶硅层 104a蚀刻不完全，而在梯形介电层112侧壁上残留多晶硅悬梁(polysil icon stringer) 120，使得相邻的字元线相互导通。
技术实现思路
依据本专利技术提供实施例的目的就是在提供一种挥发性记忆元件及其制 造方法，其可以避免聚合物残留造成字元线直接与位元线的掺杂区接触所 导致的短路问题。依据本专利技术提供实施例的再一目的是提供一种挥发性记忆元件及其制 造方法，其可以避免现有技术中因为蚀刻控制不当，导致介电层侧壁上残 留多晶硅悬梁造成相邻的字元线相互导通的问题。本专利技术提出一种非挥发性记忆元件的制造方法。此方法是先在基底中 形成多个沟渠，并于沟渠中填入第一导体层，以做为埋入式位元线。接着， 在基底上形成电荷储存层，覆盖基底表面以及第一导体层的表面,之后， 在上述电荷储存层上形成第二导体层，以做为字元线, 依照本专利技术实施例所述，上述第一导体层具有掺杂，且上述方法更包 括使上述第一导体层中一部份的掺杂扩散至其周围的基底中，以形成扩散 区，与上述第一导体层共同做为埋入式位元线。依照本专利技术实施例所述，上述方法中使上第 一导体层中 一部份的掺杂 扩散至第 一导体层周围的基底中的步骤，是与进行上述基底上形成上述电 荷储存层的步骤同时进行的。依照本专利技术实施例所述，上述电荷储存层的形成方法是先在上述基底 上形成一底氧化物层，接着，在底氧化层上形成一氮化物层，再于氮化物 层上形成一顶氧^ft物层。依照本专利技术实施例所述，上述底氧化物层/氮化物层/顶氧化物层包括 氧化硅层/氮化硅层/氧化硅层。依照本专利技术实施例所述，上述具有掺杂的第一导体层的形成方法包括 沈积一多晶硅层，并在临场进行掺杂，以形成一掺杂多晶硅层。依照本专利技术实施例所述，上述第二导体层的形成方法包括在上述电荷 储存层上形成一掺杂多晶硅层，再于上述掺杂多晶硅层上形成一金属硅化 物层，本专利技术又提出一种非挥发性记忆元件。此记忆元件包括多数个具有 掺杂的第一导体层、电荷储存层与多数个第二导体层。第一导体层是埋入 于一基底中，其材质与上述基底的材质不相同，用以做为多数个埋入式位 元线。电荷储存层是直接覆盖在基底上以及第一导体层上。第二导体层是 直接覆盖于电荷储存层上，用以做为多数个字元线。依照本专利技术实施例所述，上述非挥发性记忆元件的字元线不与位元线 平行。依照本专利技术实施例所述，上述非挥发性记忆元件更包括多数个扩散区， 分别位于上述第一导体层周围的基底中，其与上述第一导体层共同做为埋 入式位元线，依照本专利技术实施例所述，上述非挥发性记忆元件的电荷储存层包括位 于上述基底上的底氧化物层、位在上述底氧化层上的氮化物层以及位在上 述氮化物层上的顶氧化物层。依照本专利技术实施例所述，上述底氧化物层/氮化物层/顶氧化物层包括 氧化硅层/氮化硅层/氧化硅层。依照本专利技术实施例所述，上述具有掺杂的第一导体层包括一掺杂多晶 硅层。依照本专利技术实施例所述，上述第二导体层包括位在电荷储存层上的掺 杂多晶硅层以及位在掺杂多晶硅层上的金属硅化物罢，由于本专利技术的位元线是形成在基底之中，无需在基底上先形成字元线的导体层，再以其做为^成位元线的植入軍幕，本文档来自技高网...

【技术保护点】
一种非挥发性记忆元件的制造方法，其特征在于其包括以下步骤：在一基底中形成多数个沟渠；在该些沟渠中分别形成一第一导体层，以做为多数个埋入式位元线；在该基底上形成一电荷储存层，覆盖该基底表面以及该些第一导体层层的表面；以 及在该电荷储存层上形成多数个第二导体层，以做为多数个字元线。

【技术特征摘要】
1、一种非挥发性记忆元件的制造方法，其特征在于其包括以下步骤在一基底中形成多数个沟渠；在该些沟渠中分别形成一第一导体层，以做为多数个埋入式位元线；在该基底上形成一电荷储存层，覆盖该基底表面以及该些第一导体层层的表面；以及在该电荷储存层上形成多数个第二导体层，以做为多数个字元线。2、 根据权利要求1所述的非挥发性记忆元件的制造方法，其特征在于 其中所述的该些第一导体层具有掺杂，且该方法更包括使该些第一导体层 中 一部份的掺杂扩散至该些第 一导体层周围的该基底中，以形成多数个扩 散区，与该些第一导体层共同做为该些埋入式位元线.3、 才M&权利要求2所述的非挥发性记忆元件的制造方法，其特征在于 其中使该些第 一导体层中 一部份的掺杂扩散至该些第 一导体层周围的该基 底中的步骤，是与在该基底上形成该电荷储存层的步骤同时进行的.4、 根据权利要求l所述的非挥发性记忆元件的制造方法，其特征在于 其中所述的电荷储存层6^形成方法包括在该基底上形成一A氧化物层； 在该底氣化层上形成一氮化物层；以及 在该氮化物层上形成一顶氧化物层.5、 根据权利要求l所述的非挥发性记忆元件的制造方法，其特征在于 其中所述的底氧化物层/该氮化物层/该顶氧化物层包括氧化硅层/氮化硅 层/氧化硅层。6、 根据权利要求1所述的非挥发性记忆元件的制造方法，其特征在于 其中所述的具有掺杂的该第一导体层的形成方法包括沈积一多晶硅层，并 在临场进行掺杂，以形成一掺杂多晶硅层.7、 根据权利要求...

【专利技术属性】
技术研发人员：林正伟，刘光文，陈昕辉，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]