本发明专利技术是有关于一种模封阵列处理的半导体封装构造与模封阵列处理制程。该模封阵列处理（Ｍｏｌｄ－Ａｒｒａｙ－Ｐｒｏｃｅｓｓ，ＭＡＰ）的半导体封装构造，主要包含一晶片载体、至少一晶片以及一封胶体。该晶片是设置于该晶片载体上并与该晶片载体电性连接。该封胶体是实质覆盖该晶片载体的一上表面并密封该晶片，其中该封胶体的其中两侧是各形成为一模流限制部，其是较低于该封胶体的中央顶面且对齐至该晶片载体的对应切割边缘。因此藉由封胶体的形状变化，能在不需要增加缓流障碍物元件的条件下达到中央与侧边模流平衡，在晶片旁边不会有ＭＡＰ封装气泡。
【技术实现步骤摘要】
本专利技术涉及一种半导体封装构造，特别是涉及一种模封阵列处理的半导体封装构造(MAP type semiconductor package)及其模封阵列处理制程。技术背景在半导体封装领域中，使用模封阵列处理(Mold Array Process, MAP) 可以大幅降低封胶体的制造成本并提升封装效率。复数个晶片栽体是一体 包含在一基板条内，在粘贴半导体晶片之后，使用模封技术将一封胶体覆 盖一基板条的大部分表面，港着该些晶片载体的边界切割该封胶体与该基 板条，可以得到方块形的MAP半导体封装构造。请参阅图1所示， 一种现有习知模封阵列处理的半导体封装构造100 主要包含一晶片栽体IIO、 一晶片120与一封胶体130。其与传统单颗模封 的半导体封装构造最大差异在于，该封胶体130是具有四周切割面，其是 与该晶片载体110的切割边缘为纵向对齐。该晶片120是设置于该晶片栽 体110上。打线形成的复数个焊线140电性连接该晶片120的焊垫121至 该晶片载体110，该封胶体130是以模封方式形成于该晶片载体110上，而 该晶片载体110的下方可以设有复数个例如焊球的外接端子150。该封胶体 130是具有与该晶片载体110对齐的切割面。然而沖莫封阵列处理(MAP)制程 容易在晶片120的一側边形成一封装气泡131。请参阅图2所示，这是由于 在模封阵列处理(MAP)制程中，复数个晶片载体110是阵列配置并一体连接 成一基板条, 一封胶体130在熟化前的前驱材料依模封方向132以模封方式 大面积覆盖该些晶片栽体110，由于该些晶片120会阻挡前驱材料的模流速 度，故该封胶体130的前驱材料在该些晶片12Q的模流速度会小于在该些 晶片载体110两側的模流速度，且在g段排列的晶片120部分，在该些 晶片载体110中央(具有晶片120的部位)的模流速度与在该些晶片载体110 两侧的模流速度差异会越来越大，晶片侧边的空气来不及排出，会有MAP 封装气泡131的问题。台湾专利技术专利证书号数第1240395 r阵列型态^^上封胶方法J提出一 种解决MAP封装气泡的半导体封装技术。在MAP制程中，在每一晶片栽体 的上表面两側设有障碍物(obstruction),以减緩两側模流速度，而与晶片 载体的上表面具有晶片^的模流速度相当，以解决MAP封装气泡的问题。然 而该些障碍物是为额外附加在晶片载体上,会增加制程步骤与封装成本。当采用厚膜焊罩层，则其厚度不足，减緩模流速度的效果有限。由此可见，上述现有的模封阵列处理的半导体封装构造在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为 了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久 以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结 构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如 何能创设一种新的模封阵列处理的半导体封装构造，实属当前重要研发课 题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的模封阵列处理的半导体封装构造存在的缺陷，本发 明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合 学理的运用，积极加以研究创新，以期创设一种新的模封阵列处理的半导 体封装构造，能够改进一般现有的模封阵列处理的半导体封装构造，使其 更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终 于创设出确具实用价值的本专利技术。 -
技术实现思路
本专利技术的主要目的在于，克服现有的模封阵列处理的半导体封装构造 存在的缺陷，而提供一种新型结构的模封阵列处理的半导体封装构造与模 封阵列处理制程，所要解决的技术问题是使其能删减先前技术中的障碍物 并仍具备延緩该封胶体在晶片载体两侧的局部流动速度，达到中央与側边模流平衡，不会在晶片旁边产生MAP封装气泡，故能以原有元件的封胶体 形状变化达到现有习知障碍物技术特征省略的功效。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。本发 明揭示一种模封阵列处理的半导体封装构造，主要包含一晶片载体、至少 一晶片以及一封胶体。该晶片载体是具有一上表面、 一下表面及复数个在 该上表面与该下表面之间的切割边缘。该晶片是设置于该晶片载体的上表 面并与该晶片载体电性连接。该封胶体是实质覆盖该晶片栽体的上表面并 密封该晶片，其中该封胶体的其中两侧是各形成为一模流限制部，其是较 低于该封胶体的中央顶面且对齐至该晶片载体的对应切割边缘。另揭示该 半导体封装构造之模封阵列处理制程。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。在前述的模封阵列处理的半导体封装构造中，其中该些模流限制部是 具有一侧顶面，由该些侧顶面至该晶片载体的上表面的一第 一高度是降低 而接近至由该封胶体的中央顶面至该晶片的主动面的一第二高度。在前述的模封阵列处理的半导体封装构造中，其中该封装构造是概呈 矩形方块体，该两模流限制部是为条状，而该封胶体的其余两侧则不形成 有模流限制部。在前述的模封阵列处理的半导体封装构造中，其中该些模流限制部的 宽度是不超过该晶片的侧面，且该些模流限制部至该晶片侧面的间隙是大 致等同或小于前述第一高度。在前述的才莫封阵列处理的半导体封装构造中，另包含有复数个焊线，其 是电性连接该晶片与该晶片栽体。在前述的才莫封阵列处理的半导体封装构造中，其中该晶片的一主动面 是贴附于该晶片栽体的上表面，且该晶片的复数个焊垫是对准在该晶片栽 体的一槽孔内，该些焊线是通过该槽孔电性连接该些焊垫至该晶片载体。在前述的才莫封阵列处理的半导体封装构造中，其中该晶片的一主动面 是远离该晶片载体的上表面，并以该些焊线将该晶片在该主动面上的焊垫 电性连接至该晶片载体。在前述的模封阵列处理的半导体封装构造中，另包含有复数个外接端 子，其是接合在该晶片载体的下表面。在前述的模封阵列处理的半导体封装构造中，其中该些外接端子是包 含焊球。借由上述技术方案，本专利技术模封阵列处理的半导体封装构造至少具有下列优点本专利技术4莫封阵列处理的半导体封装构造与其模封阵列处理制程，其能 删减先前技术中的障碍物并仍具备延緩该封胶体在晶片载体两侧的局部流 动速度，达到中央与側边，莫流平衡，不会在晶片旁边产生MAP封装气泡,故效。藉由封胶体的形状变化，能在不需要增加緩流障碍物元件的条件下达 到中央与侧边模流平衡，在晶片旁边不会有MAP封装气泡。综上所述，本专利技术新颖的模封阵列处理的半导体封装构造具有上述诸 多优点及实用价值，其不论在产品结构、方法或功能上皆有较大的改进，在 技术上有显著的进步，并产生了好用及实用的效果，且较现有的模封阵列 处理的半导体封装构造具有增进的突出功效，从而更加适于实用，并具有 产业的广泛利用价值，诚为一新颖、进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的 技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。附图说明图1是一种现有习知模封阵列处理的半导体封装构造的截面示意图。图2是在现有习知模封阵列处理过程中一封胶体在阵列型态基板上流 动速度差异的示意图。图3是依据本专利技术的第一具体实本文档来自技高网...
【技术保护点】
一种模封阵列处理的半导体封装构造，其特征在于其主要包含：一晶片载体，其是具有一上表面、一下表面及复数个在该上表面与该下表面之间的切割边缘；至少一晶片，其是设置于该晶片载体的上表面并与该晶片载体电性连接；以及一封胶体， 其是实质覆盖该晶片载体的上表面并密封该晶片，其中该封胶体的其中两侧是各形成为一模流限制部，其是较低于该封胶体的中央顶面且对齐至该晶片载体的对应切割边缘。
【技术特征摘要】
1、一种模封阵列处理的半导体封装构造，其特征在于其主要包含一晶片载体，其是具有一上表面、一下表面及复数个在该上表面与该下表面之间的切割边缘；至少一晶片，其是设置于该晶片载体的上表面并与该晶片载体电性连接；以及一封胶体，其是实质覆盖该晶片载体的上表面并密封该晶片，其中该封胶体的其中两侧是各形成为一模流限制部，其是较低于该封胶体的中央顶面且对齐至该晶片载体的对应切割边缘。2、 根据权利要求l所述的模封阵列处理的半导体封装构造，其特征在 于其中所述的该些模流限制部是具有一侧顶面，由该些側顶面至该晶片栽 体的上表面的一第一高度是降低而接近至由该封胶体的中央顶面至该晶片 的主动面的一第二高度。3、 根据权利要求l所述的模封阵列处理的半导体封装构造，其特征在 于其中该封装构造是概呈矩形方块体，该两模流限制部是为条状，而该封 胶体的其余两侧则不形成有模流限制部。4、 根据权利要求2所述的模封阵列处理的半导体封装构造，其特征在 于其中所述的该些模流限制部的宽度是不超过该晶片的侧面，且该些模流 限制部至该晶片側面的间隙是大致等同或小于前述第一高度。5、 根据权利要求l所述的模封阵列处理的半导体封装构造，其特征在 于其另包含有复数个焊线，其是电性连接该晶片与该晶片载体。6、 根据权利要求5所述的模封阵列处理的半导体封装构造，其特征在 于其中所述的晶片的一主动面是贴附于该晶片载体的上表面，且该晶片的 复数个焊垫是对准在该晶片载体的一槽孔内，该些焊线是通过该槽孔电性 连接该些焊垫至该晶片载体。7、 根据权利要求5所述的模封阵列处理的半导体封装构造，其特征在 于其中所述的晶片的一主动面是远离该晶片载体的上表面，并以该些焊线 将该晶片在该主动面上的焊垫电性连接至该晶片栽体。8、 根据权利要求l所述的模封阵列处理的半导体封装构造，其特征在 于其另包含有复数个外接端子，其是接合在该晶片栽体的下表面。9、 根据权利要求8所述的模封阵列处理的半导体封装构造，其特征在 于其中所述的该些外接端子是包含焊球。10、 一种半导体封装构造的模封阵列处理制程，其特征在于其至少包 含以下步骤提供一基板条，其是包含复数个阵列且一体连接的晶片载体，该些晶片载体是具有一上表面与 一下表面；设...
【专利技术属性】
技术研发人员：范文正，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。