晶圆多测试对象并行测试系统技术方案

本发明专利技术公开了一种晶圆多测试对象并行测试系统，包括并行测试所需的多个测试对象的探针组，测试对象临近芯片对应的附加探针，所述附加探针与并行测试对象临近的芯片的接地端或其他端子相对应，并在测试时与其接触。本发明专利技术有效地解决了并行测试过程中由地电位起伏而导致的串扰问题。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路的测试系统，特别是涉及一种晶圆多 测试对象并行测试系统。
技术介绍
在半导体集成电路的测试中，为提高测试效率，在晶圆ATE测试中通常采用多测试对象并行测试的方法，即在探针卡上配置多个测试对象所对 应的探针，在测试中通过测试程序的控制实现ATE(自动测试设备)的多测 试对象的并行测试。在测试过程当中，多测试对象并行测试容易带来晶圆的地电位的起伏 扰动，对一些信号敏感的晶圆器件而言，这样的扰动将导致并行测试时测 试结果不稳定或失真。现有技术中，通常从改善探针到ATE测试通道这一通路上的信号屏蔽 来降低多测试对象并行测试串扰的问题，但是这并未解决发生在晶圆上的 信号干扰问题。
技术实现思路
本专利技术要解决的技术问题是提供一种晶圆多测试对象并行测试系统， 在使用ATE对晶圆进行多测试对象并行测试时，克服在晶圆上的测试对象 信号相互干扰。为解决上述技术问题，本专利技术的晶圆多测试对象并行测试系统包括并行测试所需的多个测试对象的探针组，测试对象临近芯片对应的附加探针，所述附加探针与并行测试对象临近的芯片的接地端(GND)或其他端 子相对应，并在测试时与其接触。采用本专利技术的测试系统，在探针卡上除了配置并行测试需要的多个测 试对象的测试探针组外，附加配置测试对象临近的芯片对应的探针。在测 试时通过测试程序编程将附加探针的电位设置为地电平，同时对并行测试 对象施加测试信号实施并行测试，这样能够使并行测试对象的地电位干扰 降低并获得良好的测试稳定性。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明-附图是本专利技术晶圆多测试对象并行测试系统的应用示意图。具体实施例方式本专利技术通过增强晶圆上测试对象附近区域的接地连接，从而降低并行 测试时地电位起伏而导致的并行测试对象的测试稳定性问题。如图所示，在探针卡上除了配置并行测试需要的多个测试对象的探针 组之外，附加配置测试对象临近芯片对应的附加探针，附加探针配置个数 由受干扰的难易程度决定。附加探针所对应的芯片管脚端子类型，首先，考虑芯片的GND端子(地 端)，如果芯片没有足够的GND端，也可以与普通的信号端相对应。在探 针卡上，附加探针可以直接连接到测试仪的接地端，也可以连接到测试仪 的测试通道。如果连接到测试通道，则需要在测试中通过测试程序控制 ATE将其设置为地电平。测试时，对应测试对象的探针及附加探针同时与晶圆的焊盘接触。在 测试过程中，不管是上述的何种方式，都需要将附加探针的电位设置为地 电平，并在此条件下对测试对象施加测试信号实施并行测试。由于，附加 探针使测试对象附近的晶圆区域都被设置为强地电平。因此，能够使并行 测试对象的地电位起伏明显降低，从而获得良好的测试稳定性。在实际应用中，对某射频产品进行并行测试系统开发，结果发现当并行测试对象个数大于等于2时，测试稳定性变差，无法完成晶圆的稳定测试，只能进行单测试对象测试。采用本专利技术的技术方案，并行测试对象数提高到4同测，同时附加4组用于稳定地电位的探针组,实现了稳定的并行 测试，测试效率提高为不采用本专利技术时的4倍。本专利技术能够有效地解决并行测试过程中由于地电位起伏而导致的串 扰问题，获得良好的测试稳定性，大大提高并行测试对象数，从而提高测 试效率，降低测试成本。本文档来自技高网...

【技术保护点】
一种晶圆多测试对象并行测试系统，包括并行测试所需的多个测试对象的探针组，其特征在于：还包括测试对象临近芯片对应的附加探针，所述附加探针与并行测试对象临近的芯片的接地端或其他端子相对应，并在测试时与其接触。

【技术特征摘要】
1、一种晶圆多测试对象并行测试系统，包括并行测试所需的多个测试对象的探针组，其特征在于还包括测试对象临近芯片对应的附加探针，所述附加探针与并行测试对象临近的芯片的接地端或其他端子相对应，并在测试时与其接触。2、 如权利要求1所述的晶圆多测试对象并行测试系统，其特征在于 所述附加探...

【专利技术属性】
技术研发人员：曾志敏，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]