多芯片的半导体封装件及其制法制造技术

本发明专利技术公开了一种多芯片半导体封装件及其制法，于一黏接有第一芯片的基板上先以多条第一导线电性连接该第一芯片与基板，复在邻近该第一芯片水平方向一侧的基板上，布覆一胶黏层以供第二芯片黏接其上，其中，该胶黏层至少覆盖该第一导线焊连于基板上的焊结区域及该第一导线局部线弧，从而由第二芯片与第一芯片的焊结区域形成空间上重叠错置即可减少基板空间的浪费，进而可容纳更多或更大容量的芯片的半导体封装件。

【技术实现步骤摘要】

本专利技术涉及一种多芯片的半导体封装件及其制法，特别是涉及一 种具有两个以上的芯片，且以水平间隔方式设置于基板上的多芯片半 导体封装件及其制法。
技术介绍
由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其 周边产品轻薄短小的趋势的日益重要，且所述电子产品朝多功能及高 性能的方向发展，为满足半导体封装件高积集度(Integration)及微型 化(Miniaturization)的封装需求，且为求提升单一半导体封装件的性 能(ability)与容量(capacity)以符合电子产品小型化、大容量与高速 化的趋势，现有技术是以半导体封装件多芯片模块化(Multichip Module; MCM)的形式呈现。具有多芯片模块化(Multichip Module; MCM) 的半导体封装件是在单一封装件的基板(如基板或导线架)上黏接至少 二个以上的芯片，且芯片与基板间的黏接方式一般可分为两种，以下 即配合所附图式中的图1至图3，简述此两种黏接技术。图1即显示一现有以水平间隔方式的多芯片半导体封装件。如图 所示，此芯片封装结构包含 一基板100，其具有一芯层100c，其上 具本文档来自技高网...

【技术保护点】
一种多芯片的半导体封装件，包括：基板；第一芯片，具有主动面及相对非主动面，并通过其非主动面与该基板黏接；多条第一导线，其一端焊接于该第一芯片的主动面上，而另一端则焊接至设在该基板上的第一焊结区域；至少一第二芯片，具有主动面及相对非主动面，以其非主动面黏接至邻近该第一芯片水平方向一侧的基板上，并且与该第一焊结区域形成交错重叠；胶黏层，形成于该第二芯片与基板间；多条第二导线，其一端焊接于该第二芯片的主动面上，而另一端则焊接至设在该基板上的第二焊结区域；以及形成于该基板上的封装胶体，用以包覆该第一芯片、第一导线、胶黏层、第二芯片及第二导线。

【技术特征摘要】
1. 一种多芯片的半导体封装件，包括基板；第一芯片，具有主动面及相对非主动面，并通过其非主动面与该基板黏接；多条第一导线，其一端焊接于该第一芯片的主动面上，而另一端则焊接至设在该基板上的第一焊结区域；至少一第二芯片，具有主动面及相对非主动面，以其非主动面黏接至邻近该第一芯片水平方向一侧的基板上，并且与该第一焊结区域形成交错重叠；胶黏层，形成于该第二芯片与基板间；多条第二导线，其一端焊接于该第二芯片的主动面上，而另一端则焊接至设在该基板上的第二焊结区域；以及形成于该基板上的封装胶体，用以包覆该第一芯片、第一导线、胶黏层、第二芯片及第二导线。2. 根据权利要求1所述的多芯片的半导体封装件，其中，该基板 设置有导电元件，以供该第一及第二芯片通过其与外界装置形成电性 连接关系。3. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层为一绝缘性的胶状物质。4. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层复包括内含有多个悬浮颗粒及多个凸块其中之一者。5. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层为一胶片。6. —种多芯片的半导体封装件制法，包括 提供一基板，以将第一芯片黏接至该基板上； 以多条第一导线电性连接该第一芯片及设在该基板上的第一焊结区域；将第二芯片黏接到邻近该第一芯片水平方向一侧的基板上，并使 该第二芯片与基板间所形成的胶黏层完全覆盖该第一焊结区域及该第一导线局部线弧；以多条第二导线电性连接该第二芯片及设在该基板上的第二焊结 区域；以及进行封装模压制程，以使封装胶体完整包覆住位于该基板上的第 一芯片、第一导线、胶黏层、第二芯片、第二导线。7. 根据权利要求6所述的多芯片的半导体封装件制法，其中，该 基板设置有导电元件，以供该第一及第二芯片通过其与外界装置形成 电性连接关系。8. 根据...

【专利技术属性】
技术研发人员：宋健志，王忠宝，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]