多芯片的半导体封装件及其制法制造技术

本发明专利技术公开了一种多芯片半导体封装件及其制法，于一黏接有第一芯片的基板上先以多条第一导线电性连接该第一芯片与基板，复在邻近该第一芯片水平方向一侧的基板上，布覆一胶黏层以供第二芯片黏接其上，其中，该胶黏层至少覆盖该第一导线焊连于基板上的焊结区域及该第一导线局部线弧，从而由第二芯片与第一芯片的焊结区域形成空间上重叠错置即可减少基板空间的浪费，进而可容纳更多或更大容量的芯片的半导体封装件。

【技术实现步骤摘要】

本专利技术涉及一种多芯片的半导体封装件及其制法，特别是涉及一 种具有两个以上的芯片，且以水平间隔方式设置于基板上的多芯片半 导体封装件及其制法。
技术介绍
由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其 周边产品轻薄短小的趋势的日益重要，且所述电子产品朝多功能及高 性能的方向发展，为满足半导体封装件高积集度(Integration)及微型 化(Miniaturization)的封装需求，且为求提升单一半导体封装件的性 能(ability)与容量(capacity)以符合电子产品小型化、大容量与高速 化的趋势，现有技术是以半导体封装件多芯片模块化(Multichip Module; MCM)的形式呈现。具有多芯片模块化(Multichip Module; MCM) 的半导体封装件是在单一封装件的基板(如基板或导线架)上黏接至少 二个以上的芯片，且芯片与基板间的黏接方式一般可分为两种，以下 即配合所附图式中的图1至图3，简述此两种黏接技术。图1即显示一现有以水平间隔方式的多芯片半导体封装件。如图 所示，此芯片封装结构包含 一基板100，其具有一芯层100c，其上 具有一正面的拒焊层(Solder mask layer) 100a和一背面的拒焊层 100b; —第一芯片110，其具有一主动面110a和一非主动面110b，且 其非主动面110b黏接至该基板100的正面拒焊层100a，而以第一导线 120将该第一芯片110的主动面110a电性连接至该基板100正面的第 一焊结区域130; 一第二芯片140，其具有一主动面140a和一非主动 面140b，且其非主动面140b黏接至该基板100的正面拒焊层100a并 与该第一焊结区域130以一定的距离间隔开，而以第二导线150将该 第二芯片140的主动面140a电性连接至该基板100正面的第二焊结区 域160; —封装胶体170，用以包覆二个间隔黏接的芯片110、 140;以及多个锡球180，其植接于基板100的背面拒焊层100b的焊垫181， 用以作为该封装单元的外部电性连接点。然而上述的间隔式多芯片半导体封装件的缺点在于为避免各芯片 与各芯片间的导线误触，须以一定的间隔来黏接各该芯片，使各该焊 结区域均有独立的区域，故，若需黏接多个的芯片则需于基板上布设 大面积的芯片接置区域(Die Attachment Area)以容设所需数量的芯片，此举将造成成本的增加及无法满足市场轻薄短小的需求。图2显示现有美国专利第5,793,108号所揭露以叠晶方式 (Stacked)将各芯片垂直叠接于基板上以克服上述在限定大小下置放 更多芯片的方式。如图所示，此种结构的半导体封装件将第一芯片210 黏接到基板200上，接着，再将第二芯片220黏接至第一芯片210上， 并以第一导线230及第二导线240分别将该第一芯片210及第二芯片 220电性连接至该基板200上。然为避免第二芯片220的设置干扰到第 一导线与第一芯片210的焊接，该第二芯片220的尺寸须限制小于该 第一芯片210的尺寸，故此种堆叠方式无法满足市场上因需扩充电子 产品容量，而使用相同芯片大小、相同芯片功能的堆叠。为避免上述半导体封装件受芯片尺寸局限而影响到封装件的积集 化程度。图3为美国专利第6， 900， 528号Stacked Mass Storage Flash Memory Package提出一种上层芯片外伸的封装结构予以因应。如图 所示，该半导体封装件的第一芯片310黏接至基板300上，并将该第 一芯片310以多条第一导线320电性连接至该基板300上，接着，再 将第二芯片330以交错(off-set)外伸于该第一芯片310的方式黏接于 该第一芯片310上，最后，再将该第二芯片330以多条第二导线340 电性连接至该第一芯片310及该基板300上。上述的叠晶方式虽可解 决相同芯片大小的堆叠问题，却也衍生出以叠晶的方式产生厚度增加 的问题，是故，为了降低芯片厚度，另需将该芯片的背面加以研磨， 以试图使该封装件整体厚度降低，但是其流程繁琐耗时且耗费成本。因此，如何解决上述现有多芯片半导体封装件问题，并开发一种 可有效在封装件中整合更多或更大的芯片以提升电性功能，同时避免 以叠晶方式造成封装完成后的整体高度增加的问题，以符合电子产品 的微型化的趋势，实为目前亟欲解决的课题。
技术实现思路
鉴于以上所述
技术介绍
的缺点，本专利技术的主要目的是提供一种多 芯片的半导体封装件及其制法，以有效在半导体封装件中整合更多或 更大的芯片，进而提升其效率。本专利技术的另一目的是提供一种多芯片的半导体封装件及其制法， 不受封装件结构的面积限制，而得有效在多芯片的半导体封装件中整 合更多或更大的芯片。本专利技术的再一目的是提供一种多芯片的半导体封装件及其制法， 可避免以叠晶方式造成封装完成后的整体高度增加的问题，以符合电 子产品的微型化的趋势。为达到上述目的以及其它目的，本专利技术提供一种多芯片的半导体 封装件，其包括 一基板；具有主动面及相对非主动面的第一芯片， 且该第一芯片的该非主动面黏接至该基板上；用以电性连接该第一芯 片及设在该基板上的第一焊结区域的多条第一导线；具有主动面及相 对非主动面的第二芯片，且该第二芯片的非主动面黏接至邻近该第一 芯片水平方向一侧的基板上，并与该第一焊结区域形成交错重叠；形 成于该第二芯片与基板间的胶黏层；用以电性连接该第二芯片及设在 该基板上的第二焊结区域的多条第二导线；以及形成于该基板上的封 装胶体，用以包覆该第一芯片、第一导线、胶黏层、第二芯片及第二 导线。该胶黏层为一绝缘性的胶状物质；该胶黏层复可包括内含有多个 悬浮颗粒或多个凸块其中之一者，该悬浮颗粒是由一绝缘性高分子聚 合物材料或铜、铝、铜钨合金、铝合金、碳硅化合物、硅等材料所组 群组之一者所制成，而该凸块可例如为锡铅凸块(solder bump)或金凸 块(stud bump)所制成；该胶黏层亦可为一胶片，该胶片可由聚亚酰胺 胶片(Polyimide Tape)的材料制成。本专利技术亦揭露一种多芯片的半导体封装件制法，则包括以下步骤: 提供一基板，以将第一芯片黏接至该基板上；以多条第一导线电性连 接该第一芯片及设在该基板上的第一焊结区域；将第二芯片黏接到邻 近该第一芯片水平方向一侧的基板上，并使该第二芯片与该基板间所形成的胶黏层完全覆盖该第一焊结区域及该第一导线的局部线弧；以 多条第二导线电性连接该第二芯片及设在该基板上的第二焊结区域； 进行封装模压制程，以使封装胶体完整包覆住位于该基板上的第一芯 片、第一导线、胶黏层、第二芯片、第二导线。其中该胶黏层为一绝缘性的胶状物质，且该胶状物质选自环氧树 脂、聚亚酰胺等材料所组群组之一者所制成。本专利技术又揭露一种多芯片的半导体封装件制法，则包括以下步骤 提供一基板，以将第一芯片黏接至该基板上；以多条第一导线焊电性 连接该第一芯片及设在该基板上的第一焊结区域；将一胶黏剂涂布至 邻近该第一芯片水平方向一侧的基板上，并覆盖该第一焊结区域及该 第一导线的局部线弧，以形成一胶黏层；将第二芯片黏接到该胶黏层 上；以多条第二导线电性连接该第二芯片及设在该基板上的第二焊结 区域；进行封装模压制程，以使封装本文档来自技高网...

【技术保护点】
一种多芯片的半导体封装件，包括：基板；第一芯片，具有主动面及相对非主动面，并通过其非主动面与该基板黏接；多条第一导线，其一端焊接于该第一芯片的主动面上，而另一端则焊接至设在该基板上的第一焊结区域；至少一第二芯片，具有主动面及相对非主动面，以其非主动面黏接至邻近该第一芯片水平方向一侧的基板上，并且与该第一焊结区域形成交错重叠；胶黏层，形成于该第二芯片与基板间；多条第二导线，其一端焊接于该第二芯片的主动面上，而另一端则焊接至设在该基板上的第二焊结区域；以及形成于该基板上的封装胶体，用以包覆该第一芯片、第一导线、胶黏层、第二芯片及第二导线。

【技术特征摘要】
1. 一种多芯片的半导体封装件，包括基板；第一芯片，具有主动面及相对非主动面，并通过其非主动面与该基板黏接；多条第一导线，其一端焊接于该第一芯片的主动面上，而另一端则焊接至设在该基板上的第一焊结区域；至少一第二芯片，具有主动面及相对非主动面，以其非主动面黏接至邻近该第一芯片水平方向一侧的基板上，并且与该第一焊结区域形成交错重叠；胶黏层，形成于该第二芯片与基板间；多条第二导线，其一端焊接于该第二芯片的主动面上，而另一端则焊接至设在该基板上的第二焊结区域；以及形成于该基板上的封装胶体，用以包覆该第一芯片、第一导线、胶黏层、第二芯片及第二导线。2. 根据权利要求1所述的多芯片的半导体封装件，其中，该基板 设置有导电元件，以供该第一及第二芯片通过其与外界装置形成电性 连接关系。3. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层为一绝缘性的胶状物质。4. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层复包括内含有多个悬浮颗粒及多个凸块其中之一者。5. 根据权利要求1所述的多芯片的半导体封装件，其中，该胶黏 层为一胶片。6. —种多芯片的半导体封装件制法，包括 提供一基板，以将第一芯片黏接至该基板上； 以多条第一导线电性连接该第一芯片及设在该基板上的第一焊结区域；将第二芯片黏接到邻近该第一芯片水平方向一侧的基板上，并使 该第二芯片与基板间所形成的胶黏层完全覆盖该第一焊结区域及该第一导线局部线弧；以多条第二导线电性连接该第二芯片及设在该基板上的第二焊结 区域；以及进行封装模压制程，以使封装胶体完整包覆住位于该基板上的第 一芯片、第一导线、胶黏层、第二芯片、第二导线。7. 根据权利要求6所述的多芯片的半导体封装件制法，其中，该 基板设置有导电元件，以供该第一及第二芯片通过其与外界装置形成 电性连接关系。8. 根据...

【专利技术属性】
技术研发人员：宋健志，王忠宝，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]