【技术实现步骤摘要】
本专利技术涉及一种包括MOS晶体管的半导体集成电路,具体地,涉及 一种考虑了晶体管特性依赖于浅沟隔离(STI)所施加的应力-应变而变 化的、有效地应用于布局结构的技术。
技术介绍
随着近来晶体管的小型化,己经将STI结构广泛地用作将M0S晶体 管彼此隔离的技术。在由精确的工艺制作的CMOS器件中,己经确认了这 样的现象M0S晶体管在ST工所施加的应力下使得阈值电压、电流驱动 能力等变化。具体地,对于包括在STI围绕的预定区域中的多个晶体管 的CMOS器件,由STI所施加的应力依赖于预定区域中晶体管的位置,针 对所述多个晶体管的每一个而变化。更具体地,因为扩散区、栅极等具 有在所述预定区域的末端区域中的不规则图案,与中央区域相比,晶体 管更显著地受到来自STI的应力的影响。随着集成度和小型化的增加,要求对于所述变化的抑制更少。例如,在以下专利公开中描述了 STI结构和晶体管特性之间的关系。 首先,日本专利申请未审公开No. 2006-190727 (在下文中称作专利 文献1)描述了在P沟道晶体管和N沟道晶体管的每一个上的STI结构 中产生的应力效应的变化。所述应力 ...
【技术保护点】
一种半导体集成电路,包括: 多个单位单元的阵列;以及 围绕所述阵列的器件隔离, 其中在器件隔离附近的一个所述单位单元具有与设置为远离器件隔离的另一个所述单位单元中的另一个晶体管相比物理特性不同而电学特性实质上相同的晶体管。
【技术特征摘要】
JP 2007-3-7 2007-0571191.一种半导体集成电路,包括多个单位单元的阵列;以及围绕所述阵列的器件隔离,其中在器件隔离附近的一个所述单位单元具有与设置为远离器件隔离的另一个所述单位单元中的另一个晶体管相比物理特性不同而电学特性实质上相同的晶体管。2. 根据权利要求1所述的半导体集成电路,其中所述物理特性是 晶体管的栅极宽度和栅极长度之一。3. 根据权利要求1所述的半导体集成电路,其中所述单位单元包括触发电路。4. 根据权利要求1所述的半导体集成电路,其中所述单位单元包 括SRAM单元。5. 根据权利要求1所述的半导体集成电路,其中阵列中的所述单 位单元的每一个均响应于相应的控制信号而电激活。6. 根据权利要求1所述的半导体集成电路,其中所述一个晶体管 是N型M0S晶体管,并且所述另一个晶体管是另一个N型M0S晶体管,所述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能,所 述一个晶体管具有比所述另一个N型M0S晶体管更宽的沟道宽度。7. 根据权利要求1所述的半导体集成电路,其中所述一个晶体管 是N型M0S晶体管以及所述另一个晶体管是另一个N型M0S晶体管,所 述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能,所述 一个晶体管具有比所述另一个N型M0S晶体管更短的沟道长度。8. 根据权利要求1所述的半导体集成电路,其中所述一个晶体管 是P型M0S晶体管,并且所述另一个晶体管是另一个P型M0S晶体管,所述一个晶体管和另一个晶体管在相应单位单元中的具有相应的功能, 所述一个晶体管具有比所述另一个P型MOS晶体管更窄的沟道宽度。9. 根据权利要求1所述的半导体集成电路,其中所述一个晶体管是P型M0S晶体管,并且所述另一个晶体管是另一个P型M0S晶体管,所述一个晶体管和另一个晶体管在相应单位单元中具有相应的功能,所述一个晶体管具有比所述另一个p型M0S晶体管更长的沟道长度。10. 根据权利要求6所述的半导体集成电路,其中所述一个单位单 元位于器件隔离附近并且远离器件隔离的角落,其中所述电路还包括另 一个单位单元,所述另一个单位单元位于所述角落附近并且还具有另一 个晶体管,其中所述N型MOS晶体管具有比所述一个晶体管更宽的...
【专利技术属性】
技术研发人员:高桥寿史,
申请(专利权)人:恩益禧电子股份有限公司,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。