【技术实现步骤摘要】
本专利技术涉及半导体器件。
技术介绍
图7是显示了半导体器件的框图。在半导体器件100中,通过提供 在半导体封装的基板或系统板中的通信通路130,处理器芯片110和存 储器芯片120互相连接在一起。处理器芯片110为多核处理器,包括了 多个处理器核112。因此,包括多核处理器(处理器芯片iio)的半导体器件100被期 望通过并行操作多个处理器核112而呈现出优越的性能。然而,在半导体器件100中,多个处理器核112通过在处理器芯片 110上共同提供的I/O区域来接收和输出信号。因此,尽管处理器核112 的并行操作,与存储器芯片120的通信都不能有效地执行,其损害了否 则就能获得的高操作速度,从而限制了半导体器件100的性能。此外, 通过提供在半导体封装的基板或系统板中的通信通路130,换句话说, 通过长距离,实现了处理器芯片110和存储器芯片120之间的通信。这 种配置可以招致产生自通信延迟的、半导体器件100性能的降低。如图8所示,此种通信延迟缺点的解决方案可以是在包括处理器 核142的半导体芯片140中提供存储器区域144,从而提高处理器核142 和存储器区 ...
【技术保护点】
一种半导体器件,包括:第一半导体芯片,包括多个第一功能块,每个所述第一功能块用作执行特定功能的单元电路;多个第一通信通路,分别连接到所述多个第一功能块的每一个,被用于向所述多个第一功能块的每一个输入和从所述多个第一功能块的每一个输出;以及内插板,支撑所述第一半导体芯片,其中提供所述第一通信通路,以在所述内插板的厚度方向上穿透所述内插板。
【技术特征摘要】
JP 2007-4-24 2007-1138011.一种半导体器件,包括第一半导体芯片,包括多个第一功能块,每个所述第一功能块用作执行特定功能的单元电路;多个第一通信通路,分别连接到所述多个第一功能块的每一个,被用于向所述多个第一功能块的每一个输入和从所述多个第一功能块的每一个输出;以及内插板,支撑所述第一半导体芯片,其中提供所述第一通信通路,以在所述内插板的厚度方向上穿透所述内插板。2. 如权利要求1所述的半导体器件,其中所述第一半导体芯片包括提供在所述多个第一功能块之间的 通信通路。3. 如权利要求1所述的半导体器件,其中所述内插板进一步包括第二通信通路,所述第二通信通路用 作所述第一半导体芯片和外部器件之间的通信通路。4. 如权利要求1所述的半导体器件,其中所述内插板进一步包括第一电源通路,通过所述第一电源通 路将电能供给到所述第一半导体芯片。5. 如权利要求1所述的半导体器件, 其中所述第一功能块是处理器核;以及 所述第一半导体芯片是包括多个处理器核的处理器芯片。6. 如权利要求1所述的半导体器件,进一步包括第二半导体芯片, 其中所述第二半导体芯片被提供在与在其上提供所述第一半导体芯片的第一表面相对的第二表面上;并且所述第一和所述第二半导体芯片通过所述第一通信通路互相连接。7. 如权利要求6所述的半导体器件,其中所述第二半导体芯片包括多个第二功能块,...
【专利技术属性】
技术研发人员:栗田洋一郎,
申请(专利权)人:恩益禧电子股份有限公司,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。