半导体结构制造技术

本发明专利技术提供一种半导体结构，包括：一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、该源极与覆盖于该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。

【技术实现步骤摘要】

本专利技术是关于一种半导体结构，特别是关于一种可避免像素电极断线的半 导体结构。
技术介绍
图1为公知半导体结构的俯视图。图2A为图1沿A-A'剖面线所得的剖面 示意图。而图2A 图2D为公知半导体结构的制造方法。请参阅图1及图2A，首先，提供一基板1。之后，形成一第一金属线2 于基板1上。第一金属线2可为栅线(gate line)或公共线(common line)。 接着，形成一绝缘层3于基板1上，并覆盖第一金属线2。之后，形成一半导 体层4于绝缘层3上。接着，形成一第二金属线5于半导体层4上。之后，形 成一保护层6于第二金属线5上。接着，形成一光刻胶层7于保护层6上，覆 盖第一金属线2，露出部分绝缘层3、半导体层4、第二金属线5及保护层6。接着，请参阅图2B，以光刻胶层7为一掩模，由上而下定义保护层6、 第二金属线5、半导体层4及绝缘层3，而露出基板l。由于绝缘层3与第二 金属线5及半导体层4的材质不同，致使在进行蚀刻定义时，有不同的蚀刻速 率，而使蚀刻速率相对较快的绝缘层3与蚀刻速率相对较慢的半导体层4之间 的接口处产生不连续现象，即所谓的底切(undercut) 8。如图2本文档来自技高网...

【技术保护点】
一种半导体结构，包括：　一基板；　一栅极，设置于该基板上；　一绝缘层，设置于该基板上并覆盖该栅极；　一图案化半导体层，设置于该绝缘层上；　一源极与一漏极，设置于该图案化半导体层上；　一保护层，覆盖该绝缘层、覆盖该源极与覆盖该漏极的部分边界，露出部分该漏极；以及　一像素电极，该像素电极的一部分设置于该基板上，该像素电极的另一部分覆盖该漏极边界的该保护层并且与露出的该漏极电性连接。

【技术特征摘要】
1、一种半导体结构，包括一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、覆盖该源极与覆盖该漏极的部分边界，露出部分该漏极；以及一像素电极，该像素电极的一部分设置于该基板上，该像素电极的另一部分覆盖该漏极边界的该保护层并且与露出的该漏极电性连接。2、 根据权利要求1所述的半导体结构，其特征在于，该图案化半导体层 包括一沟道层与一欧姆接触层。3、 根据权利要求2所述的半导体结构，其特征在于，该欧姆接触层与该 源极与该漏极接触。4、 根据权利要求1所述的半导体结构，其特征在于，更包括一电容，设 置于该基板上。5、 根据权利要求4所述的半导体结构，其特征在于，该电容由一第一金 属线、该绝缘层、 一第二金属线与该像素电极所构成。6、 根据权利要求5所述的半...

【专利技术属性】
技术研发人员：方国龙，杨智钧，林汉涂，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]