本发明专利技术提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
【技术实现步骤摘要】
本专利技术涉及半导体器件，尤其涉及利用磁阻变化的存储器单元的 写入控制方法。
技术介绍
在非易失性存储器中，利用^兹阻变化的MRAM ( Magnetoresistive Random Access Memory)有作为可高速动作的RAM的可能性。现有 的MRAM的单元结构，由1个隧道磁阻元件TMR和用于读出的选择 晶体管MCT、写入字线WWL、位线BL、以及源极线SL构成。如图 30所示，在隧道》兹阻元件TMR中，至少有2层》兹性层，其中， 一层 由自旋方向固定的固定层PL构成，另一层由自旋方向相对于固定层 呈平行状态和反平行状态这2个状态的自由层FL构成。利用该自由 层的自旋方向进行信息存储，在反平行状态，隧道磁阻元件的电阻为 高阻抗状态，在平行状态，隧道磁阻元件的电阻为低阻抗状态。在读 出动作中，读出隧道石兹阻元件TMR的电阻大小。而在重写动作中， 4吏电流流过写入的字线WWL和位线BL,此时，由在隧道i兹阻元件 TMR中激励的合成磁场控制自由层的自旋方向。但是，在该重写方 式中，随着隧道》兹阻元件TMR的微细化，重写所需的i兹场强度变大， 因此存在流过写入的字线和位线的电流也变大的问题。针对该问题， 在非专利文献1中7^开了一种MRAM ( Spin RAM),该MRAM利 用了通过使电流垂直地流过上述的隧道^兹阻元件TMR来改变自由层 的自旋方向的自旋注入磁化反转技术。上述重写方式，如图31所示，能够利用与固定层、隧道膜、自由层垂直的方向的电流来控制自由层的自》走方向。因此，由于重写所需的电流与隧道》兹阻元件TMR的尺 寸成比例，所以能够随着隧道》兹阻元件TMR的孩i细化降低重写电流， 在可扩缩性方面是优异的。专利文献1:日本特开2005-116923号公报非专利文献 1 : 2005 International Electron Device Meeting Technical Digest Papers pp. 473-476发祖—内—容在自旋注入型MRAM中，当前重写所需的电流密度(阈值电流) 需要满足1 x 106~ 107A/cm2,在用50nmx lOOnm的元件考虑此条件 的情况下，需要50pA的电流，这是与最小加工尺寸的MOS晶体管 能够驱动的电流相等的水平。另外，专利技术人在研究中发现，该重写所需的电流密度(阈值电流) 是写入时间(重写脉沖宽度)的函数，即，若要以短写入时间充分地 使自旋方向反转就需要很大的电流。也就是说，当为自旋注入型 MRAM时，可扩缩性优异，且高速写入性能优良，但在高速地进行 写入时，需要用于流过大电流的大MOS晶体管，相反地，在为了减 小面积而使用小MOS晶体管时，则无法高速地进行写入。另外，自旋注入型MRAM,可扩缩性优异，能够进行微细化。但 是，若进行微细化，则每个存储器单元的制造离差变大，写入电流会 在每个存储器单元上产生离差。因此，在写入时需要降低流过存储器 单元的电流的离差。进而，在自旋注入型MRAM中，写入与读出的差别仅是流过的电流量不同。因此，存在因读出导致的误写入的隐患。为避免上述隐 患需要降低读出干扰。为了解决上述问题，本申请的说明书所公开的主要专利技术如下。 第一，在自旋注入型MRAM的写入动作时，使第一电流流过隧 道f兹阻元件后，Y吏比第一电流大的第二电流流过。第二，在自;5走注入型MRAM的读出时，z使电流流过存4诸器单元 的时间比重写动作的时间短，电流值为相同程度。第三，在自旋注入型MRAM的写入动作时，流过对电容进行充 电的电荷。第四，在自旋注入型MRAM的写入动作时，使用写入辅助线来 产生磁场，对隧道》兹阻元件产生影响。第五，在自旋注入型MRAM的写入动作前，4吏电流流过位线来 产生^f兹场，对隧道》兹阻元件产生影响。本专利技术的效果是能够实现高速写入或稳定动作。附图说明图l是本专利技术的第一实施例。图2是本专利技术的第一实施例的动作例。图3是采用了本专利技术的第一实施例时的实验结果。图4是实现第 一 实施例时的存储器阵列的结构例。图5是图4的位线 源极线选择电路的结构例。图6是图4的读出放大器 写入电路的结构例。图7是图4的字驱动器的结构例。图8是图4至图7的电路动作波形图。图9是图6的读出放大器 写入电路的其它结构例。图IO是图6的读出放大器.写入电路的其它结构例。图11是图IO所示的电路的动作波形图。图12是本专利技术的第二实施例。图13是采用了本专利技术的第二实施例时的实验结果。图14是本专利技术的第二实施例的其它结构例。图15是本专利技术的第二实施例的其它结构例。图16是图15的结构例的动作例。图17是本专利技术的第三实施例。图18是本专利技术的第三实施例的动作例。图19是本专利技术的第三实施例的其它结构例。 图20是图19的结构例的动作例。 图21是本专利技术的第三实施例的其它结构例。 图22是图21的结构例的动作例。图23是实现本专利技术的实施例的存储器单元阵列的布局例。图24是图23的A-A'间的剖面图和外围电路的剖面图。图25是图23的B-B，间的剖面图和C-C'间的剖面图。图26是表示了本专利技术的第4实施例的存储器阵列的布局例。图27是对应于图26的剖面结构的存储器单元的电路图。图28是本专利技术的第4实施例的其它结构例。图29是图28的结构例的动作例。图30是隧道》兹阻元件TMR的结构例。图31是自由层的自旋方向控制的说明图。具体实施例方式使用图1和图2说明本专利技术的第一实施例。本结构的存储器单元 SC，由n型MOS晶体管Ml和隧道磁阻元件Tl构成，如图1所示 那样连接在位线BL和源极线SL上，控制Ml栅极的是字线W。隧 道磁阻元件T1，如已经在图30中作为TMR说明的那样，至少具有2 层磁性层，其中， 一层由自旋方向固定的固定层PL构成，另一层由 使自旋方向相对于固定层取为平行状态、反平行状态这2种状态的自 由层FL构成。利用该自由层的自旋的方向进行信息存储，隧道磁阻 元件的电阻抗在反平行状态下为高阻抗状态，在平行状态下为低阻抗 状态。当选择字线时，在T1和M1中，如果BL侧比SL侧电位高则 电流沿着图1中的i方向流过，如果SL侧比BL侧电位高则电流沿相 反方向流过。与此对应，如已经在图31中说明的那样，能够控制自 旋的方向，并能够写入与此相对应的信息。图2的(A)表示本结构的特征。取横轴为时间来示出电流i的 值。即，非选择时的电流值为i0(例如，取电流为OiaA),最初的时间tl的电流值为il，之后时间t2的电流值为i2, il具有比i2小的 特征。在本说明书中，将提供最初的弱电流il的动作称为前脉冲。与 此相比较，在不提供前脉沖的情况下，如图2的(B)所示，当在重 写动作时间t3的期间流过恒定的电流i3时，该i3变为比i2大的^f直。 另外，如图2的(C)所示，即使流过的电流与i2相同，重写动作时 间t4也会比t2长。作为引起这种现象的原因，考虑是由最初的弱电 流il使自由层的自旋发生扰动，导致成为方向容易改变的状态。因此， 与 一次性地流过重写电流相比，预先用最初的弱电流做成为容易改变 自旋的状态、之后使原本的重写电流流过，能够实现更小的重写电流。 图3表示使用了本专利技术时的实验结果的示意图。横轴表示重写时间， 纵轴表示重写所需的电流，为了分别本文档来自技高网...
【技术保护点】
一种半导体器件，其特征在于： 包括多条字线；多条位线，配置在与上述字线交叉的方向上；以及多个存储器单元，配置在上述字线和上述位线的预定的交点上， 上述多个存储器单元的每一个，包括隧道磁阻元件，该隧道磁阻元件层叠有固定层、隧道膜及 自由层；和ＭＯＳＦＥＴ，它的栅极连接在上述字线上，它的漏极连接在上述隧道磁阻元件的一端上， 上述固定层，邻接上述隧道膜地配置，该固定层的电子自旋的方向被固定在预定方向， 上述自由层，邻接上述隧道膜的一个面，该面为与上述隧道膜的邻 接上述固定层的面相对的面，该自由层的电子自旋的方向相对于上述固定层取平行、反平行中的任一方向， 上述自由层的自旋，利用自旋注入磁化反转来写入信息， 在进行上述写入动作时，使第一电流流过上述隧道磁阻元件中后，使比上述第一电流大的第 二电流流过。
【技术特征摘要】
JP 2006-5-18 138429/20061. 一种半导体器件，其特征在于包括多条字线；多条位线，配置在与上述字线交叉的方向上；以及多个存储器单元，配置在上述字线和上述位线的预定的交点上，上述多个存储器单元的每一个，包括隧道磁阻元件，该隧道磁阻元件层叠有固定层、隧道膜及自由层；和MOSFET，它的栅极连接在上述字线上，它的漏极连接在上述隧道磁阻元件的一端上，上述固定层，邻接上述隧道膜地配置，该固定层的电子自旋的方向被固定在预定方向，上述自由层，邻接上述隧道膜的一个面，该面为与上述隧道膜的邻接上述固定层的面相对的面...
【专利技术属性】
技术研发人员：河原尊之，竹村理一郎，伊藤显知，高桥宏昌，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。