移位缓存装置制造方法及图纸

本发明专利技术提供一种移位缓存装置。本发明专利技术所提供的移位缓存装置内的每一级移位缓存器的下拉单元通过受本级、前一级与下两级移位缓存缓存器的控制来增强其下拉及稳压的能力。如此一来，每一级移位缓存器的电路结构就可以在不需设计一个较大的补偿电容的条件下，即可大幅地抑制时脉信号所带来的耦合噪声的影响，从而允许每一级移位缓存器可以搭配较小的补偿电容，藉以增强每一级移位缓存器的输出能力。

【技术实现步骤摘要】

本专利技术是有关于一种移位缓存装置，且特别是有关于一种具有抑制耦合 噪声的能力的移位缓存装置。
技术介绍
近年来，随着半导体科技蓬勃发展，便携型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点， 随即已成为显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶 显示器的开发技术要朝向微型化及低制作成本发展。为了要将液晶显示器的制作成本压低，已有部份厂商透过非晶硅工艺而 直接在玻璃基板上制作多级非晶硅移位缓存器(a-Si shift register)，藉以来取 代已知所惯用的栅极驱动器(gate driver)。如此一来，即可达到降低液晶显 示器的制作成本。然而，传统的非晶硅移位缓存器电路的输出信号(亦即扫描信号)稳定 性较差，其很容易受到外部时脉信号的耦合而产生过大的噪声(可理解为耦 合噪声)，从而导致错误的逻辑输出。传统为了要降低此耦合噪声所带来的 影响，在每一非晶硅移位缓存器的电路结构中皆会设计一个较大的补偿电容 以抑制此耦合噪声，但如此作法却会增加非晶硅移位缓存器的布局面积以及 减弱非晶硅移位缓存器的输出能力
技术实现思路
有鉴于此，本专利技术提供一种移位缓存装置，其同时兼备有抑制耦合噪声 及高输出能力的特性。本专利技术提供一种移位缓存装置，其包括多级彼此串接在一起的移位缓存 器，且每一移位缓存器分别包括一上拉单元、 一控制单元以及一下拉单元。在本专利技术的一示范性实施例中，第i级移位缓存器的上拉单元会对应地接 收一时脉信号与第(i-l)级移位缓存器所输出的一第一扫描信号，并据以提供一 上拉信号以及决定是否输出一第二扫描信号。第i级移位缓存器的控制单元会 接收所述时脉信号与所述上拉信号，并据以输出 一第二控制信号。第i级移位缓存器的下拉单元会耦接第i级移位缓存器的上拉单元与控制 单元以及第(i-l)级移位缓存器的控制单元，用以接收并受控于所述第二控制信号、第(i-l)级移位缓存器的控制单元所输出的一第一控制信号，以及第(i+2)级移位缓存器所输出的一第四扫描信号。其中，当第i级移位缓存器不输出所 述第二扫描信号时，第i级移位缓存器的下拉单元会致使第i级移位缓存器稳定输出一参考电压，i为大于等于2的正整数。在本专利技术的一示范性实施例中，第i级移位缓存器的上拉单元包括第一晶 体管与第二晶体管。其中，第一晶体管的栅极与其第一漏/源极耦接在一起， 以接收所述第一扫描信号。第二晶体管的栅极耦接第一晶体管的第二漏/源极， 第二晶体管的第一漏/源极用以接收所述时脉信号，而第二晶体管的第二漏/ 源极则用以输出所述第二扫描信号。在本专利技术的一示范性实施例中，第i级移位缓存器的上拉单元更包括电 容，其一端耦接第二晶体管的栅极，而其另一端则耦接至第二晶体管的第二 漏/源极。在本专利技术的一 示范性实施例中，第i级移位缓存器的控制单元包括第三晶 体管、第四晶体管、第五晶体管，以及第六晶体管。其中，第三晶体管的栅 极与其第一漏/源极耦接在一起，以接收所述时脉信号。第四晶体管的栅极用 以接收所述上拉信号，第四晶体管的第一漏/源极耦接第三晶体管的第二漏/源极，而第四晶体管的第二漏/源极则用以接收所述参考电压。第五晶体管的栅极耦接第三晶体管的第二漏/源极，第五晶体管的第一漏/ 源极耦接第三晶体管的第一漏/源极，而第五晶体管的第二漏/源极则用以输出 所述第二控制信号。第六晶体管的栅极用以接收所述上拉信号，第六晶体管 的第一漏/源极耦接第五晶体管的第二漏/源极，而第六晶体管的第二漏/源极则 用以接收所述参考电压。在本专利技术的一示范性实施例中，第i级移位缓存器的下拉单元包括第七晶 体管、第八晶体管、第九晶体管、第十晶体管，以及第十一晶体管。其中， 第七晶体管的栅极用以接收所述第二控制信号，第七晶体管的第一漏/源极耦 接第二晶体管的栅极，而第七晶体管的第二漏/源极则用以接收所述参考电压。 第八晶体管的栅极用以接收所述第二控制信号，第八晶体管的第一漏/源极耦 接第二晶体管的第二漏/源极，而第八晶体管的第二漏/源极则用以接收所述参 考电压。第九晶体管的栅极用以接收所述第四扫描信号，第九晶体管的第一漏/源 极耦接第二晶体管的栅极，而第九晶体管的第二漏/源极则用以接收所述参考 电压。第十晶体管的栅极用以接收所述第一控制信号，第十晶体管的第一漏/ 源极耦接第二晶体管的栅极，而第十晶体管的第二漏/源极则用以接收所述参 考电压。第十一晶体管的栅极用以接收所述第一控制信号，第十一晶体管的 第一漏/源极耦接第二晶体管的第二漏/源极，而第十一晶体管的第二漏/源极则 用以接收所述参考电压。在本专利技术的一示范性实施例中，本专利技术所提出的移位缓存装置更包括初始控制单元，耦接第1级移位缓存器的下拉单元，用以接收一起始信号与第n级移位缓存器的上拉单元所对应接收的时脉信号，并据以输出一初始控制信号给第1级移位缓存器的下拉单元中的第十与第十一晶体管，其中n为大于 等于3的正整数。在本专利技术的一示范性实施例中，初始控制单元包括第十二晶体管、第十三晶体管、第十四晶体管，以及第十五晶体管。其中，第十二晶体管的栅极与其第一漏/源极耦接在一起，以接收第n级移位缓存器的上拉单元所对应接收的时脉信号。第十三晶体管的栅极用以接收所述起始信号，第十三晶体管的第一漏/源极耦接第十二晶体管的第二漏/源极，而第十三晶体管的第二漏/源极则用以接收所述参考电压。第十四晶体管的栅极耦接第十二晶体管的第二漏/源极，第十四晶体管的第一漏/源极耦接第十二晶体管的第一漏/源极，而第十四晶体管的第二漏/源极 则用以输出所述初始控制信号。第十五晶体管的栅极用以接收所述起始信号， 第十五晶体管的第一漏/源极耦接第十四晶体管的第二漏/源极，而第十五晶体 管的第二漏/源极则用以接收所述参考电压。在本专利技术的一示范性实施例中，上述第一至第十五晶体管皆为N型晶体管。在本专利技术的一示范性实施例中，本专利技术所提出的移位缓存装置适于直接 配置在一显示面板的玻璃基板上，以驱动所述显示面板内的多条扫描线。 在本专利技术的一示范性实施例中，所述显示面板至少包括液晶显示面板。 本专利技术所提供的移位缓存装置内的每一级移位缓存器的下拉单元通过受 本级、前一级与下两级移位缓存缓存器的控制来增强其下拉及稳压的能力。 如此一来，每一级移位缓存器的电路结构就可以在不需设计一个较大的补偿 电容的条件下(亦即不需额外耗用多余布局面积)，即可大幅地抑制时脉信 号所带来的耦合噪声的影响，从而允许每一级移位缓存器可以搭配较小的补 偿电容，藉以增强每一级移位缓存器的输出能力。附图说明图1绘示为本专利技术一示范性实施例的移位缓存装置的方框示意图。 图2绘示为本专利技术一示范性实施例的第2级移位缓存器的电路图。 图3绘示为本专利技术一示范性实施例的第2级移位缓存器的运作时序图。图4绘示为本专利技术一示范性实施例的初始控制单元的电路图。附图标号100:移位缓存装置SR1 SR4:移位缓存器ICU:初始控制单元PU1 PU4:上拉单元CU1 CU4:控制单元 PD1 PD4:下拉单元 N1 N15: N型晶体管 C:电容CLK1 CLK3:时脉信号STV:起始信号IP-本文档来自技高网...

【技术保护点】
一种移位缓存装置，其特征在于，所述的移位缓存装置包括：　多级彼此串接在一起的移位缓存器，每一移位缓存器分别包括一上拉单元、一控制单元以及一下拉单元，其中：　第ｉ级移位缓存器的上拉单元会对应地接收一时脉信号与第（ｉ－１）级移位缓存 器所输出的一第一扫描信号，并据以提供一上拉信号以及决定是否输出一第二扫描信号；　第ｉ级移位缓存器的控制单元会接收所述时脉信号与所述上拉信号，并据以输出一第二控制信号；以及　第ｉ级移位缓存器的下拉单元会耦接第ｉ级移位缓存器的上拉单 元与控制单元以及第（ｉ－１）级移位缓存器的控制单元，用以接收并受控于所述第二控制信号、第（ｉ－１）级移位缓存器的控制单元所输出的一第一控制信号，以及第（ｉ＋２）级移位缓存器所输出的一第四扫描信号，其中当第ｉ级移位缓存器不输出所述第二扫描信号时，第ｉ级移位缓存器的下拉单元会致使第ｉ级移位缓存器稳定输出一参考电压，ｉ为大于等于２的正整数。

【技术特征摘要】
1. 一种移位缓存装置，其特征在于，所述的移位缓存装置包括多级彼此串接在一起的移位缓存器，每一移位缓存器分别包括一上拉单元、一控制单元以及一下拉单元，其中第i级移位缓存器的上拉单元会对应地接收一时脉信号与第(i-1)级移位缓存器所输出的一第一扫描信号，并据以提供一上拉信号以及决定是否输出一第二扫描信号；第i级移位缓存器的控制单元会接收所述时脉信号与所述上拉信号，并据以输出一第二控制信号；以及第i级移位缓存器的下拉单元会耦接第i级移位缓存器的上拉单元与控制单元以及第(i-1)级移位缓存器的控制单元，用以接收并受控于所述第二控制信号、第(i-1)级移位缓存器的控制单元所输出的一第一控制信号，以及第(i+2)级移位缓存器所输出的一第四扫描信号，其中当第i级移位缓存器不输出所述第二扫描信号时，第i级移位缓存器的下拉单元会致使第i级移位缓存器稳定输出一参考电压，i为大于等于2的正整数。2. 如权利要求1所述的移位缓存装置，其特征在于，第i级移位缓存器的 上拉单元包括一第一晶体管，其栅极与其第一漏/源极耦接在一起，以接收所述第一扫 描信号；以及一第二晶体管，其栅极耦接所述第一晶体管的第二漏/源极，其第一漏/ 源极用以接收所述时脉信号，而其第二漏/源极则用以输出所述第二扫描信号。3. 如权利要求2所述的移位缓存装置，其特征在于，第i级移位缓存器的上拉单元更包括一电容，其一端耦接所述第二晶体管的栅极，而其另一端则耦接至所述 第二晶体管的第二漏/源极。4. 如权利要求2所述的移位缓存装置，其特征在于，所述第一与所述第二晶体管为一N型晶体管。5. 如权利要求2所述的移位缓存装置，其特征在于，第i级移位缓存器的控制单元包括一第三晶体管，其栅极与其第一漏/源极耦接在一起，以接收所述时脉信号；一第四晶体管，其栅极用以接收所述上拉信号，其第一漏/源极耦接所述第三晶体管的第二漏/源极，而其第二漏/源极则用以接收所述参考电压；一第五晶体管，其栅极耦接所述第三晶体管的第二漏/源极，其第一漏/源极耦接所述第三晶体管的第一漏/源极，而其第二漏/源极则用以输出所述第二控制信号；以及一第六晶体管，其栅极用以接收所述上拉信号，其第一漏/源极耦接所述第五晶体管的第二漏/源极，而其第二漏/源极则用以接收所述参考电压。6. 如权利要求5所述的移位缓存装置，其特征在于，所述第三至所述第六 晶体管为一N型晶体管。7. 如权利要求5所述的移位缓存装置...

【专利技术属性】
技术研发人员：廖一遂，陈建良，邱振伦，李豪捷，陈冠宇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]