页面擦除的非易失性半导体存储器制造技术

在非易失性存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。

【技术实现步骤摘要】
【国外来华专利技术】页面擦除的非易失性半导体存储器相关申请0001本申请要求申请日2006年3月29日提交的美国临时申请 60/786897、申请日2006年9月11日提交的美国临时申请60/843593和2007 年3月8日提交的美国专利技术申请11/715838的权益。以上申请的所有教导通 过引用全部包括在本申请中。
技术介绍
0002移动电子设备(诸如数字照相机、便携式数字助手、便携式音 频/视频播放器和移动终端)持续要求大容量的存储器，优选的是具有不断 增加的容量和速度能力的非易失性存储器。例如，现有可用的音频#>放器可 以具有256M字节到40G字节的存储器用于存储音频/视频数据。由于数据需 要在电力缺失时保持，优选诸如闪烁存储器和硬盘驱动器的非易失性存储 器。0003目前，具有高密度的硬盘驱动器可以存储40到500G字节的 数据，但相对而言体积较大。而闪烁存储器(也称为固态驱动器)由于其 高的密度、非易失性和相对于硬盘驱动器较小的尺寸而流行。闪烁存储器 技术基于EPROM和EEPROM技术。选择术语闪烁，，是由于不同于每一字 节单独擦除的EEPROM,其可以在同一时间擦除大量的存储器单元。本领域 内的普通技术人员可以理解闪烁存储器可以被配置为或非、与非或者其它 闪烁，其中与非闪烁由于其更为紧密的存储器阵列结构而在每给定区域具 有更高的密度。为了进一步讨论，所涉及到的闪烁存储器应该理解为任意 类型的闪烁存储器。0004与非闪烁存储器的单元阵列结构包括n个可擦除块。每一块 被分为m个可编程页面，用于说明包括n个可擦除块的示例与非闪烁存储 器的单元阵列结构。在此例中，n=2048。如图l到图3中所示，每一块一皮 分为m个可编程页面，其中，m=64。0005图3中示出每一页面包括(j+k)字节(x8位)。在此例中， j=2048并且k-64。该页面被进一步分为j字节数据存储区域(数据域)和分开的k字节区域(空闲域)。K字节区域通常用于错误管理功能。 1个页面=(j+k)字节；.1块-m个页面=(j+k)字节承m; 总的存储器阵列尺寸=11个块=(j+k)字节*111*11。0006在传统与非闪烁设备中，基于页面执行读取和编程操作，而 基于块执行擦除操作。所有的操作由命令驱动(参见三星的2Gb与非闪烁 规范ds-k9f2gxxu0ffl_revl0,其在此全部引入)。0007基于页面访问内部存储器阵列。在通过共用I/O引脚(1/00 到1/07)写紧随以地址的READ命令到设备之后开始读操作。如图4所示， 在少于tR (从闪烁阵列到页面寄存器的数据传输时间)的时间内，读出所 选择页面内的2112字节的数据并传输到页面寄存器。 一旦2112字节的数 据从单元阵列中的所选择页面被读出并传输到数据寄存器，该数据寄存器 中的数据可以例如以每循环8位或者16位从该设备顺序读取。0008传统的存储器阵列基于页面编程。对于编程操作，紧随以地 址和HU字节的输入数据的PROGRAM命令通过共用I/O引脚(1/00到 1/07)发送到该设备。在输入数据载入循环期间，2112字节的数据被传输 到数据寄存器，并且最终在少于tPROM (页面编程时间)的时间内被编程 到单元阵列的所选择页面，如图5所示。0009基于块来擦除存储器阵列。对于块擦除操作，紧随以块地址 的BLOCK ERASE命令通过共用I/O引脚(1/00到1/07)被发送到该设备。 如图6中所示，在少于tBERS (块擦除时间)的时间内，擦除128k字节的 数据。参考与非闪烁规范(三星2Gb与非ds—k9f2gxxu0m—rev10)用于 详细说明设备操作。0010如图7所示，与非单元串通常包括串联的一个串选择器晶体 管71、 i个存储器单元72和一个接地选择晶体管73。根据处理技术每串 的单元数量(i )可以不同，例如，每串8个单元或者每串16个单元或者 每串W个单元。在现有的90nm和70nm技术中，每串32个存储器单元较 为普遍。此后，如图7所示，'32，用于i。0011存储器单元栅极对应于字线0-31 (W/L0到W/L31)。串选择 晶体管的栅极连接到串选择线(SSL )，而串选择晶体管的漏极连接到位线 (B/L)。接地选择晶体管的栅极连接到接地选择线(GSL),而接地选择晶 体管的源极连接到公共电源线(CSL)。每一字线对应于页面，并且每一串对应于块。0012图8和图9示出每个与非单元串具有32个单元的块的物理结 构。如图8中所示， 一个块中存在(j+k) *8个与非串。因此，单位块共具 有(j+k) *8*32个单元。每一字线被限定为单位页面。图9中示出n个块。0013通常，通过福勒诺德海姆(Fowler-Nordheim， F-N)隧穿或 者热电子注入来编程和擦除闪烁存储器单元。在与非闪烁存储器中，由F-N 隧穿控制擦除和编程二者。以下的擦除和编程操作基于与非闪烁存储器。0014在擦除操作期间，单元的顶部^L(top poly)(即，顶栅极) 被偏置为Vss (接地)，而单元的衬底被偏置为擦除电压Vers (例如，大 约20v，由于从P-衬底到n+源极/漏极的结正向偏置，源极和漏极被自动 偏置为Vers)。根据此擦除偏置条件，浮极(floating poly)(即浮栅极) 中俘获的电子(电荷)如图IOA所示通过隧道氧化物被发送到该村底。如 图10B所示，所擦除单元的单元电压Vth为负值。换句话说，所擦除单元 为导通晶体管(由0V^极偏置电压Vg正常导通)。0015相反，在编程操作期间，单元的顶部极(即，顶栅极)偏置 为编程电压Vpgm (例如，大约18v),而单元的衬底、源极和漏极被偏置 为Vss (接地)。根据此编程偏置条件，衬底中的电子(电荷)如图IIA所 示通过隧道氧化物#皮注入浮才及(即，浮栅极)。所编程单元的单元电压Vth 如图IIB所示为正值。换句话说，所编程单元为截止晶体管(由OV栅极 偏置电压Vg正常截止)。0016因此，通过双向(即，对称)F-N隧穿机制擦除和编程与非闪烁。0017一种公知的擦除方案如图12和13所示。图12中示出擦除 操作期间的偏置条件。P阱衬底被偏置到擦除电压Vers，而所选择块中的 位线和公共电源线(CSL)通过SSL和GSL晶体管的S/D 二极管被钳位为 Vers-0.6v。同时所选择块中的所有字线被偏置为0v，而串选择线(SSL) 和接地选择线(GSL)被偏置为擦除电压Vers。从而，如上所述，由F-N 隧穿擦除所选择块中的全部单元。0018由于基于块的擦除操作，必须防止具有相同P阱衬底的未选 择块中的存储器单元的擦除(即擦除禁止)。图13示出对未选择块的擦除 禁止方案 所选择块中的所有字线偏置为0V。 未选择块中的所有字线净皮偏置为Vers以由来自坤于底的Vers补偿电场。0019表1示出在擦除操作期间由现有技术1用于所选择块和未选 择块的偏置条件。表1.擦除期间的偏置条件一现有技术1<table>table see original document page 13</column></row><table>0020使用此擦除禁止方案，需要很长的总擦除本文档来自技高网...

【技术保护点】
一种非易失性存储器阵列中的页面的擦除方法，所述非易失性存储器阵列具有衬底上的多个存储器单元串、越过所述串到存储器单元的页面的字线和将电压施加到每一字线的导通晶体管，所述方法包括：　启用所选择块的每一导通晶体管；　在所选择块的多个 所选择字线的每一个，施加公共选择电压到所述导通晶体管；　在所选择块的多个未选择字线的每一个，施加公共未选择电压到所述导通晶体管；并且　施加衬底电压到所述所选择块的所述衬底，所述衬底电压和每一所选择字线的结果电压之间的电压差值使得 所选择字线的存储器单元的页面被擦除，并且所述衬底电压和每一未选择字线的结果电压之间的电压差值低于擦除未选择字线的存储器单元的页面的电压。

【技术特征摘要】
【国外来华专利技术】US 2006-3-29 60/786,897;US 2006-9-11 60/843,593;US1、一种非易失性存储器阵列中的页面的擦除方法，所述非易失性存储器阵列具有衬底上的多个存储器单元串、越过所述串到存储器单元的页面的字线和将电压施加到每一字线的导通晶体管，所述方法包括启用所选择块的每一导通晶体管；在所选择块的多个所选择字线的每一个，施加公共选择电压到所述导通晶体管；在所选择块的多个未选择字线的每一个，施加公共未选择电压到所述导通晶体管；并且施加衬底电压到所述所选择块的所述衬底，所述衬底电压和每一所选择字线的结果电压之间的电压差值使得所选择字线的存储器单元的页面被擦除，并且所述衬底电压和每一未选择字线的结果电压之间的电压差值低于擦除未选择字线的存储器单元的页面的电压。2、 根据权利要求1所述的方法，其中，选择电压和未选择电压通过 字线解码器施加到所选择块的所述导通晶体管，所述字线解码器适用于施 加选择电压到任意导通晶体管以及施加未选择电压到任意其它导通晶体 管。3、 根据权利要求1所述的方法，其中，所选择字线包括由至少一个 未选择字线隔离的所选择字线。4、 根据权利要求1所述的方法，其中，所述未选择字线包括由至少 一个所选择字线隔离的未选择字线。5、 根据权利要求1所述的方法，其中，每一所选择字线的结果电压 基本上等于所述选择电压，并且每一未选择字线的结果电压基本上等于所述未选择电压。6、 根据权利要求1所述的方法，其中，选择电压为大约0伏，并且 未选择电压大约等于所施加的衬底电压。7、 根据权利要求1所述的方法，其中，每一所选择字线的结果电压 基本上等于所述选择电压，并且每一未选择字线的结果电压为从未选择电 压向所述衬底电压耦合的浮置电压。8、 根据权利要求7所述的方法，其中，到所述所选择块的每一导通 晶体管的公共栅极信号的值为V2,所述未选择电压大于V2并且所述未选择字线预充电到V2-Vtn，并且其中V2基本上小于所施加的衬底电压。9、 根据权利要求8所述的方法，其中，V2至少为所施加的衬底电压 的50%。10、 根据权利要求8所述的方法，其中，在未选择块中，低于所述未 选择电压的电压被施加到每一导通晶体管之后，截止到字线的所有导通晶 体管，并且浮置所述字线以防止擦除。11、 根据权利要求1所述的方法，其中，所述未选择电压与所施加到 衬底的电压比与所述选择电压更接近。12、 一种非易失性存储器阵列中的页面的擦除方法，所述非易失性存 储器阵列具有衬底上的多个存储器单元串、越过所述串到存储器单元的页 面的字线和将电压施加到每一字线的导通晶体管，所述方法包括启用所选择块的每一导通晶体管；在所选择块的至少一个所选择字线的每一个，施加选择电压到所述导 通晶体管；在所选择块的至少一个未选择字线的每一个，施加未选择电压到所述 导通晶体管；并且施加衬底电压到所述所选择块的所述衬底，所述未选择电压与所述施 加的衬底电压比与所述选择电压更接近，所述衬底电压和每一所选择字线 的结果电压之间的电压差值使得所选择字线的存储器单元的页面被擦除， 并且所述衬底电压和每一未选择字线的结果电压之间的电压差值低于擦 除未选择字线的存储器单元的页面的电压。13、 根据权利要求12所述的方法，其中，选择电压和未选择电压通 过字线解码器施加到所选择块的所述导通晶体管，所述字线解码器适用于 施加选择电压到任意导通晶体管以及施加未选择电压到任意其它导通晶 体管。14、 根据权利要求12所述的方法，其中，所选择字线包括由至少一 个未选择字线隔离的所选择字线。15、 根据权利要求12所述的方法，其中，所述未选择字线包括由至 少 一个所选择字线隔离的未选择字线。16、 根据权利要求12所述的方法，其中，每一所选择字线的结杲电压基本上等于所述选择电压，并且每一未选择字线的结果电压基本上等于 所述未选择电压。17、 根据权利要求12所述的方法，其中，选择电压为大约0伏，并 且未选择电压大约等于所施加的衬底电压。18、 根据权利要求12所述的方法，其中，每一所选择字线的结果电压基本上等于所述选择电压，并且每一未选择字线的结果电压为从未选择 电压向所述衬底电压耦合的浮置电压。19、 根据权利要求18所述的方法，其中，到所述所选择块的每一导 通晶体管的公共栅极信号的值为V2，所述未选择电压大于V2,并且所述 未选择字线预充电到V2-Vtn,并且其中，V2基本上小于所述所施加的衬 底电压。20、 根据权利要求19所述的方法，其中，V2至少为所述所施加的衬 底电压的5 0%。21、 根据权利要求19所述的方法，其中，在未选择块中，低于所述 未选择电压的电压被施加到每一导通晶体管之后，截止到字线的所有导通 晶体管，并且浮置所述字线以防止擦除。22、 一种非易失性存储器阵列中的页面的擦除方法，所述非易失性存 储器阵列具有衬底上的多个存储器单元串、越过所述串到存储器单元的页 面的字线和将电压施加到每一字线的导通晶体管，所述方法包括启用所选择块的每一导通晶体管；通过适用于施加选择电压到任意导通晶体管，并且施加未选择电压到 任意其它导通晶体管的字线解码器在所选择块的多个所选择字线的每一个，施加所述选择电压到所 述导通晶体管；和在所选择块的多个未选择字线的每一个，施加所述未选择电压到 所述导通晶体管；并且 施加衬底电压到所述所选择块的所述衬底，所述衬底电压和每一所选 择字线的结果电压之间的电压差值使得所选择字线的存储器单元的页面 被擦除，并且所述衬底电压和每一未选择字线的结果电压之间的电压差值 低于擦除未选择字线的存储器单元的页面的电压。23、 根据权利要求22所述的方法，其中，所选择字线包括由至少一 个未选择字线隔离的所选择字线。24、 根据权利要求22所述的方法，其中，所述未选择字线包括由至 少 一个所选择字线隔离的未选择字线。25、 根据权利要求22所述的方法，其中，每一所选择字线的结果电 压基本上等于所述选择电压，并且每一未选择字线的结果电压基本上等于 所述未选择电压。26、 根据权利要求22所述的方法，其中，所选择电压为大约O伏， 并且未选择电压大约等于所施加的衬底电压。27、 根据权利要求22所述的方法，其中，每一所选择字线的结果电 压基本上等于所述选择电压，并且每一未选择字线的结果电压为从未选择 电压向所述衬底电压耦合的浮置电压。28、 根据权利要求27所述的方法，其中，到所述所选择块的每一导 通晶体管的公共栅极信号的值为V2，所述未选择电压大于V2，并且所述 未选^t奪字线预充电到V2-Vtn,并且其中，V2基本上小于所述所施加的衬 底电压。29、 根据权利要求28所述的方法，其中，V2至少为所述所施加的衬 底电压的50%。30、 根据权利要求28所述的方法，其中，在未选择块中，...

【专利技术属性】
技术研发人员：金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]