本发明专利技术提供一种工艺，所述工艺提供用于存储器阵列和用于与所述存储器阵列在同一衬底上的某些外围电路的具有第一厚度的栅极介电层。高压外围电路具备具有第二厚度的栅极介电层。低压外围电路具备具有第三厚度的栅极介电层。所述工艺为栅极介电层提供保护以免受后续工艺步骤的影响。浅沟槽隔离使存储器阵列单元极小，因此提供高存储密度。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及非易失性快闪存储器系统，且更明确地说涉及存储器系统的结构 且涉及形成所述结构的工艺。技术背景有许多商业上成功的非易失性存储器产品目前正在使用，尤其是较小形状因数卡的 形式的产品，其使用快闪EEPROM (电可擦除可编程只读存储器)单元阵列。这些卡可 (例如)通过以可去除方式将卡插入到主机中的卡插槽中来与主机介接。 一些市售的卡 是CompactFlash (CF)卡、多媒体卡(MMC)、安全数字(SD)卡、智能媒体卡、人 员标签(P-Tag)和存储棒卡。主机包括个人计算机、笔记本计算机、个人数字助理(PDA)、 各种数据通信装置、数码相机、蜂窝式电话、便携式音频播放器、汽车音响系统和类似 类型的设备。图1中展示与主机通信的存储器卡的实例。所述存储器卡包括控制器和多 个存储器单元。在一些实例中，在存储器卡中仅使用一个存储器单元。所述存储器单元 和控制器可形成于同一芯片上或可形成于在存储器卡中连接在一起的单独芯片上。或 者，存储器系统可嵌入较大的系统(例如，个人计算机)中。图2中展示存储器单元(例如，图1的那些)的更详细视图。其展示存储器单元阵 列和外围电路。这些外围电路与存储器阵列形成于同一衬底上。使用各种类型的存储器阵列。在一种类型的结构中，NAND阵列---系列两个以上(例如16或32个)存储器单元的串_一与在个别位线之间的一个或一个以上选择晶体管以及参考电位连接在一起，以形成单元列。字线延伸经过大量这些列内的单元。在编程期间通过促使串中的 剩余单元被过驱动以使得流过串的电流取决于存储在经定址单元中的电荷的电平来读取和检验列内的个别单元。NAND结构阵列及其作为存储器系统的一部分的操作的实例 在第6,046,935号美国专利中陈述，所述专利以全文引用的方式并入本文中。在另一类型的在源极与漏极扩散区之间具有分裂沟道(split-channel)的阵列中， 单元的浮动栅极定位在沟道的一个部分上方，且字线(也称为控制栅极)定位在另一沟 道部分上方以及浮动栅极上方。这有效地形成具有两个串联晶体管的单元，其中一个(存 储晶体管)用浮动栅极上的电荷量与字线上的电压的组合来控制可流过其沟道部分的电 流量，且另一个(选择晶体管)将字线单独用作其栅极。字线延伸过浮动栅极的行。这些单元、其在存储器系统中的使用以及其制造方法的实例在第5,070,032、 5,095,344、 5,315,541、 5,343,063、 5,661,053和6,281,075号美国专利中给出，所述专利以全文引用 的方式并入本文中。此分裂沟道快闪EEPROM单元的修改添加了定位在浮动栅极与字线之间的导流栅 极(steering gate)。阵列的每一导流栅极延伸过一列浮动栅极且垂直于字线。作用是使 字线免于在读取或编程选定单元时必须同时执行两种功能。这两种功能是(1)用作选 择晶体管的栅极，因此需要适当的电压来接通和断开选择晶体管，和(2)通过字线与 浮动栅极之间的电场(电容性)耦合将浮动栅极的电压驱动到期望的电平。通常难以用 单个电压以最佳方式执行这两种功能。通过添加导流栅极，字线仅需要执行功能(1)， 而添加的导流栅极执行功能(2)。例如在第5,313,421和6,222,762号美国专利中描述快 闪EEPROM阵列中的导流栅极的使用，所述专利以引用的方式并入本文中。在任何上述类型的存储器单元阵列中，通过从衬底向浮动栅极注射电子来编程单元 的浮动栅极。这是通过在沟道区中具有适当掺杂且将适当电压施加于源极、漏极和其余 栅极来完成的。用于从浮动栅极去除电荷来擦除存储器单元的两种方法用于上述三种类型的存储 器单元阵列中。一种是通过将适当电压施加到源极、漏极和其它栅极来对衬底进行擦除，其导致电子隧穿过浮动栅极与衬底之间的介电层的一部分。另一擦除技术是通过定位在浮动栅极与另一栅极之间的隧道介电层来将电子从浮动栅极传递到另一栅极。在上述第二种类型的单元中，为所述目的而提供第三擦除栅极。在上述由于使用导流栅极而已经具有三个栅极的第三种类型的单元中，将浮动栅极擦除到字线，而不必添加第四栅极。尽管此后一种技术重新添加将由字线执行的第二功能，但这些功能是在不同时间执行的，因此避免了由于所述两种功能而做出折衷的必要性。当使用任一种擦除技术时，大 量存储器单元成群组地聚在一起以便在快闪中同时擦除。在一种方法中，所述群组包括足够的存储器单元以存储存储在磁盘扇区中的用户数据的量，即512个字节，因此 增加了一些开销数据(overhead data)。在另一方法中，每一群组含有足够的单元以保持 几千个字节的用户数据，等于相当于许多磁盘扇区的数据。多块擦除、缺陷管理和其它 快闪EEPROM系统特征在第5,297,148号美国专利中描述，所述专利以引用的方式并入 本文中。如同在多数集成电路应用中，使实施某种集成电路功能所需的硅衬底面积縮小的压 力在快闪EEPROM系统中也是存在的。总是期望增加在硅衬底的给定区域中可存储的 数字数据的量，以便增加给定尺寸的存储器卡和其它类型封装的存储容量，或者既增加容量又减小尺寸。增加数据存储密度的一种方法是每个存储器单元存储一位以上的数 据。这是通过将浮动栅极电荷电平电压范围窗口划分为两个以上状态来完成的。四个这 种状态的使用允许每一单元存储两位数据，八个状态允许每个单元存储三位数据，以此 类推。多状态快闪EEPROM结构和操作在第5,043,940和5,172,338号美国专利中描述， 所述专利以引用的方式并入本文中。在这些和其它类型的非易失性存储器中，谨慎控制在浮动栅极与通过浮动栅极的控 制栅极之间的场耦合的量。耦合的量决定施加在耦合到其浮动栅极的控制栅极上的电压 的百分比。耦合百分比由许多因素决定，包括浮动栅极的与控制栅极的表面重叠的表面 区域的量。通常期望通过使重叠区域的量最大化来使浮动栅极与控制栅极之间的耦合百 分比最大化。增加耦合面积的一种方法由Yuan等人在第5,343,063号美国专利中描述， 所述专利以全文引用的方式并入本文中。所述专利中描述的方法是使浮动栅极比通常制 造的更厚，以提供可与控制栅极耦合的较大垂直表面。所述专利中描述的方法是通过向 浮动栅极添加垂直突出物(projection)来增加浮动栅极与控制栅极之间的耦合。也可通过减小存储器单元和/或整个阵列的物理尺寸来实现数据密度的增加。对所有 类型的电路来说，通常都会执行对集成电路尺寸的縮减，因为处理技术随时间而改进， 以允许实施更小的形体尺寸。但给定的电路布局以此方式可縮减多少通常存在限制，因 为关于其可縮减多少常存在至少一个受限制的特征，因此限制了整个布局可縮减的量。当这种情况发生时，设计者将转向新的或不同的电路布局或结构，其经实施以便减少执 行其功能所需的硅面积的量。上述快闪EEPROM集成电路系统的縮减可达到类似的限 制。形成较小单元的一种方式是使用自对准浅沟槽隔离(STI)技术。其使用STI结构 以隔离浮动栅极单元的相邻串。根据此技术，首先形成隧道介电层和浮动栅极多晶硅层。 其次，通过蚀刻所述层和下伏衬底以形成沟槽而形成STI结构。STI结构之间的层的部 分由STI结构界定，且因此与STI结构自对准。通常，ST本文档来自技高网...
【技术保护点】
一种在衬底表面上形成非易失性存储器阵列和阵列电路的方法，所述阵列电路包括高压区和低压区，所述非易失性存储器阵列具有浅沟槽隔离结构，所述方法包含：形成覆盖所述表面的第一多个部分的具有第一厚度的第一二氧化硅层；随后在所述衬底的所 述表面上形成包括所述表面的第二多个部分的具有第二厚度的第二二氧化硅层，所述第二厚度小于所述第一厚度；在所述第二二氧化硅层上方形成第一多晶硅层；去除所述第一多晶硅层和所述第二二氧化硅层的多个部分，以暴露所述表面的第三多个部分； 在所述表面的所述第三多个部分上方形成第三二氧化硅层；和随后在所述表面中形成所述浅沟槽隔离结构。
【技术特征摘要】
【国外来华专利技术】US 2004-12-22 11/020,4021. 一种在衬底表面上形成非易失性存储器阵列和阵列电路的方法，所述阵列电路包括 高压区和低压区，所述非易失性存储器阵列具有浅沟槽隔离结构，所述方法包含形成覆盖所述表面的第一多个部分的具有第一厚度的第一二氧化硅层； 随后在所述衬底的所述表面上形成包括所述表面的第二多个部分的具有第二厚 度的第二二氧化硅层，所述第二厚度小于所述第一厚度； 在所述第二二氧化硅层上方形成第一多晶硅层；去除所述第一多晶硅层和所述第二二氧化硅层的多个部分，以暴露所述表面的第 三多个部分；在所述表面的所述第三多个部分上方形成第三二氧化硅层；和 随后在所述表面中形成所述浅沟槽隔离结构。2. 根据权利要求1所述的方法，其中所述表面的所述第一多个部分处于所述高压区 内。3. 根据权利要求1所述的方法，其中所述第二多个部分处于所述存储器阵列内。4. 根据权利要求l所述的方法，其中所述第二多个部分处于中压区中。5. 根据权利要求l所述的方法，其中所述第三多个部分处于所述低压区内。6. 根据权利要求1所述的方法，其进一步包含形成覆盖所述第一多晶硅层的第一氮化 硅层并以与去除所述第一多晶硅层和所述第二二氧化硅层的所述多个部分以暴露 所述表面的第三多个部分相同的图案去除所述第一氮化硅层的多个部分。7. 根据权利要求6所述的方法，其进一步包含形成覆盖所述第一氮化硅层的第二多晶 硅层。8. 根据权利要求7所述的方法，其进一步包含平面化所述第二多晶硅层，以使得所述 第二多晶硅层的覆盖所述表面的所述第一和第二多个部分的部分被去除，且所述第 二多晶硅层的覆盖所述表面的所述第三多个部分的部分不被去除。9. 根据权利要求8所述的方法，其进一步包含去除所述第一氮化硅层并形成覆盖所述 第二多晶硅层的第二二氧化硅层。10. 根据权利要求1所述的方法，其进一...
【专利技术属性】
技术研发人员：东谷正昭，图安法姆，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。