半导体集成电路制造技术

本发明专利技术提供一种能外易失地内藏芯片固有的芯片地址数据、能根据芯片外部来的芯片地址输入选择接于公共总线的多个芯片中的一部分的ＩＣ。它具备有与芯片固有的芯片地址相对应的非易失性电路特性或配线，在工作电源供电状态下输出芯片地址数据的芯片地址数据决定部（２１）；锁存芯片外部输入的芯片地址数据的闩锁电路（２２）；以及将其锁存的数据与所述决定部（２１）输出的数据加以比较，判定为一致时产生用于将自己的芯片控制于运行状态下的内部芯片选择信号的芯片选择控制电路（２３）。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于半导体存储器等集成电路(IC)、特别是关于根据从芯片外部给予的芯片地址与预先分派的芯片固有的芯片地址相一致时选择芯片的IC中的芯片地址内藏手段的专利技术。在使用多个半导体存储器的微电脑等的数据处理系统中，在有必要从多个存储器芯片中选择一部分时，向来采用图7或图8所示的系统结构。在图7所示的微电脑系统中，70是例如4比特宽度的输入输出(I/O)总线，共用着数据总线与地址总线。711—715是几片存储器芯片，除了分别有共同连接于所述I/O总线70的4比特的I/O端子外，还具有输入读出控制用的读取启动信号RE的控制输入端子，输入写入控制用的写入启动信号WE的控制输入端子，输入寄存器选择地址信号RA0—RA2的多个控制输入端子，输入芯片选择用的芯片启动信号CE1—CE5中的一个的芯片选择端子等。701—705是用于提供上述芯片启动信号CE1—CE5的芯片选择信号配线。图8所示的微电脑系统中的存储器芯片811—815，与图7所示的存储器芯片相比有两点不同一点是，同一芯片启动信号CE输入到各芯片选择端子；另一点是，具有为分配例如3比特的芯片地址用的电位(电源电位或接地电位)本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于具备：有与芯片固有的芯片地址相应的非易失性电路特性或配线、在工作电源供电的状态下输出芯片地址数据的芯片地址数据决定部（２１，２１ａ）；锁存从芯片外部输入的芯片地址数据的芯片地址数据闩锁电路（２２）；以及将该芯片地址数据闩锁电路锁存的芯片地址数据与前述芯片地址数据决定部输出的芯片地址数据加以比较、在判定为一致时产生用来将自己的芯片控制于运行状态的内部芯片选择信号的芯片选择控制电路（２３）。

【技术特征摘要】
JP 1994-5-25 P06-1111561.一种半导体集成电路，其特征在于具备有与芯片固有的芯片地址相应的非易失性电路特性或配线、在工作电源供电的状态下输出芯片地址数据的芯片地址数据决定部(21，21a)；锁存从芯片外部输入的芯片地址数据的芯片地址数据闩锁电路(22)；以及将该芯片地址数据闩锁电路锁存的芯片地址数据与前述芯片地址数据决定部输出的芯片地址数据加以比较、在判定为一致时产生用来将自己的芯片控制于运行状态的内部芯片选择信号的芯片选择控制电路(23)。2.根据权利要求1所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管组成的存储器单元的阵列(20)；所述芯片地址数据决定部(21)，其数目与前述芯片地址数据的比特数一样，包含具有与决定所述存储器单元的数据的沟道-离子注入相同工艺的沟道-离子注入来决定阈值的负载用MOS晶体管(P0、P1)，在工作电源供电的状态下输出数据“1”或“0”的多个双稳态多谐振荡器(31i)。3.根据权利要求1所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管构成的存储器阵列(20)；所述芯片地址数据决定部(21a)包含与所述芯片地址数据的比特数相同数目的结点(N1—N8)和在该各结点与电源结点或接地结点之间、与芯片固有的芯...

【专利技术属性】
技术研发人员：望月义夫，加藤秀雄，杉浦伸竹，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]