本发明专利技术涉及一种嵌入式存储器的测试装置，属于存储器的测试领域。本发明专利技术可节省芯片面积和功耗。本发明专利技术嵌入式存储器测试控制模块包括一个地址产生器、一个有限状态机和一个向量产生器，地址产生器为与Ｎ组存储器模块中深度最深的存储器对应的地址产生器，向量产生器为与所述Ｎ组存储器模块中位宽最宽的存储器对应的向量产生器。当地址产生器对所述Ｎ组存储器模块寻址超过地址产生器的深度时，地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块的多路选择开关禁止该多路选择开关将测试向量送入该存储器模块的存储器，同时地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块对应的响应分析器，禁止该响应分析器工作。
【技术实现步骤摘要】
本专利技术涉及存储器的测试领域，尤其涉及嵌入式存储器的测试装置。
技术介绍
大型、复杂电路通常包含多处难以测试的逻辑部分，即使就可测试性最好的大型设计而言，也同样需要耗费大量测试生成时间、占用大量的ATE(Automated Test Equipment自动测试仪)存储器和ATE测试时间，所有这些都是非常昂贵，但对于采用ATPG方法进行测试而言又是必需的。另外，由于存储器缺陷类型不同于一般逻辑的缺陷类型，存储器在较大规模设计之中层次较深，ATPG(Automatic TestPattern Generation自动测试向量产生法)通常不能提供完备的存储器测试解决方案，而内嵌式存储器测试技术(MBIST)则可以解决这些问题。BIST(Build In Self Test内嵌自测试电路)能够在不牺牲检测质量的前提下提供一种存储器测试解决方案，在很多情况下，BIST结构可以彻底消除或最大限度减少对外部测试向量生成(以及ATE机存储器容量)和测试应用时间的需要。设计人员可以在某设计内部执行内嵌式存储器测试(MBIST)电路，并由于内嵌式存储器测试(MBIST)电路邻近被测试的存储器而轻易实现全速测试。内嵌式存储器测试(MBIST)通常采用一种或多种算法为测试存储器一种或多种缺陷类型而特别设计，内嵌式存储器测试控制器电路包括地址产生器电路，有限状态机电路、向量产生器电路、响应分析器四部分。参看图1，现有的嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块和N组存储器模块，每组存储器模块包括多路选择开关和存储器，多路选择开关的输出端连接所述存储器的输入端，嵌入式存储器测试控制模块包括与所述N组存储器模块相对应的N个响应分析器、N个向量产生器、N个地址产生器和N个有限状态机。有限状态机发送控制指令给所述N组存储器模块的多路选择开关，所述有限状态机控制N个地址产生器和N个向量产生器产生地址和测试向量，并将产生的地址和测试向量发送给所述N组存储器模块的多路选择开关，所述N个响应分析器根据N个有限状态机的不同状态产生对应的正确响应向量分别与N个存储器的输出数据相比较，所述N个响应分析器将比较结果送至内嵌式存储器测试顶层模块。这样可以看出，现有技术中存储器模块数量的越多，相对应的地址产生器、向量产生器和有限状态机的数量就会越多，造成了芯片面积和功耗的大量浪费。
技术实现思路
为了克服现有技术中的问题和不足，本专利技术的目的在于提供了一种嵌入式存储器的测试装置。本专利技术使得不同的嵌入式存储器可共用同一有限状态机、地址产生器，可节省芯片面积和功耗。本专利技术使得不同的嵌入式存储器可共用同一有限状态机、地址产生器和测试向量产生器，可节省芯片面积和功耗。本专利技术使得不同的嵌入式存储器可共用同一测试向量产生器，可节省芯片面积和功耗。为了实现上述专利技术目的，本专利技术的技术方案以如下方式实现一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块和N组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端。所述嵌入式存储器测试控制模块包括与所述N组存储器模块相对应的N个响应分析器和N个向量产生器。其结构特点在于，所述嵌入式存储器测试控制模块包括一个地址产生器和一个有限状态机，所述地址产生器为与所述N组存储器模块中深度最深的存储器对应的地址产生器。所述有限状态机发送控制指令给所述N组存储器模块的多路选择开关，所述有限状态机控制地址产生器和N个向量产生器产生地址和测试向量，并将产生的地址和测试向量发送给所述N组存储器模块的多路选择开关。当地址产生器对所述N组存储器模块寻址超过地址产生器的深度时，所述地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块的多路选择开关禁止该多路选择开关将测试向量送入该存储器模块的存储器，同时地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块对应的响应分析器，禁止该响应分析器工作。所述N个响应分析器根据有限状态机的不同状态产生对应的正确响应向量分别与N个存储器的输出数据相比较，所述N个响应分析器将比较结果送至内嵌式存储器测试顶层模块。上述N组存储器模块中的N≥2。一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块和N组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端。所述嵌入式存储器测试控制模块包括与所述N组存储器模块相对应的N个响应分析器。其结构特点在于，所述嵌入式存储器测试控制模块包括一个地址产生器、一个有限状态机和一个向量产生器，所述地址产生器为与所述N组存储器模块中深度最深的存储器对应的地址产生器，所述向量产生器为与所述N组存储器模块中位宽最宽的存储器对应的向量产生器。所述有限状态机发送控制指令给所述N组存储器模块的多路选择开关，所述有限状态机控制地址产生器和向量产生器产生地址和测试向量，并将产生的地址和测试向量发送给所述N组存储器模块的多路选择开关。当地址产生器对所述N组存储器模块寻址超过地址产生器的深度时，所述地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块的多路选择开关禁止该多路选择开关将测试向量送入该存储器模块的存储器，同时地址产生器发送禁止信号给深度超过地址产生器深度的存储器模块对应的响应分析器，禁止该响应分析器工作。所述N个响应分析器根据有限状态机的不同状态产生对应的正确响应向量分别与N个存储器的输出数据相比较，所述N个响应分析器将比较结果送至内嵌式存储器测试顶层模块。上述N组存储器模块中的N≥2。一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块和N组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端。所述嵌入式存储器测试控制模块包括与所述N组存储器模块相对应的N个响应分析器、N个地址产生器和N个有限状态机。所述N个有限状态机发送控制指令给所述N组存储器模块的多路选择开关，所述N个有限状态机发送控制指令给所述N组存储器模块的多路选择开关，所述N个有限状态机控制所述N个地址产生器产生地址，并将产生的地址发送给所述N组存储器模块的多路选择开关。所述N个响应分析器根据所述N个有限状态机的不同状态产生对应的正确响应向量分别与N个存储器的输出数据相比较，所述N个响应分析器将比较结果送至内嵌式存储器测试顶层模块。其结构特点在于，所述嵌入式存储器测试控制模块包括一个向量产生器，所述向量产生器为与所述N组存储器模块中位宽最宽的存储器对应的向量产生器，所述N个有限状态机控制向量产生器产生测试向量，并将产生的测试向量发送给所述N组存储器模块的多路选择开关。上述N组存储器模块中的N≥2。本专利技术对于不同深度的存储器，用深度最深的地址产生器作为公用地址产生器，对于其它深度的存储器，当测试向量寻址超过其深度时，产生控制信号，禁止多路开关将测试向量送入存储器，同时禁止响应分析器工作，防止响应分析器产生错误结果。这样，对于不同深度的存储器可共用同一个地址产生器和有限状态机，大大节省了芯片的面积和功耗。本专利技术对于不同位宽的存储器，可以用位宽最宽的向量产本文档来自技高网...
【技术保护点】
一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块（２）和Ｎ组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端，所述嵌入式存储器测试控制模块（２）包括与所述Ｎ组存储器模块相对应的Ｎ个响应分析器（８）和Ｎ个向量产生器（７），其特征在于，所述嵌入式存储器测试控制模块（２）包括一个地址产生器（５）和一个有限状态机（６），所述地址产生器（５）为与所述Ｎ组存储器模块中深度最深的存储器对应的地址产生器，所述有限状态机（６）发送控制指令给所述Ｎ组存储器模块的多路选择开关，所述有限状态机（６）控制地址产生器（５）和Ｎ个向量产生器（７）产生地址和测试向量，并将产生的地址和测试向量发送给所述Ｎ组存储器模块的多路选择开关，当地址产生器（５）对所述Ｎ组存储器模块寻址超过地址产生器（５）的深度时，所述地址产生器（５）发送禁止信号给深度超过地址产生器（５）深度的存储器模块的多路选择开关禁止该多路选择开关将测试向量送入该存储器模块的存储器，同时地址产生器（５）发送禁止信号给深度超过地址产生器（５）深度的存储器模块对应的响应分析器（８），禁止该响应分析器（８）工作，所述Ｎ个响应分析器（８）根据有限状态机（６）的不同状态产生对应的正确响应向量分别与Ｎ个存储器的输出数据相比较，所述Ｎ个响应分析器（８）将比较结果送至内嵌式存储器测试顶层模块。...
【技术特征摘要】
1.一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块(2)和N组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端，所述嵌入式存储器测试控制模块(2)包括与所述N组存储器模块相对应的N个响应分析器(8)和N个向量产生器(7)，其特征在于，所述嵌入式存储器测试控制模块(2)包括一个地址产生器(5)和一个有限状态机(6)，所述地址产生器(5)为与所述N组存储器模块中深度最深的存储器对应的地址产生器，所述有限状态机(6)发送控制指令给所述N组存储器模块的多路选择开关，所述有限状态机(6)控制地址产生器(5)和N个向量产生器(7)产生地址和测试向量，并将产生的地址和测试向量发送给所述N组存储器模块的多路选择开关，当地址产生器(5)对所述N组存储器模块寻址超过地址产生器(5)的深度时，所述地址产生器(5)发送禁止信号给深度超过地址产生器(5)深度的存储器模块的多路选择开关禁止该多路选择开关将测试向量送入该存储器模块的存储器，同时地址产生器(5)发送禁止信号给深度超过地址产生器(5)深度的存储器模块对应的响应分析器(8)，禁止该响应分析器(8)工作，所述N个响应分析器(8)根据有限状态机(6)的不同状态产生对应的正确响应向量分别与N个存储器的输出数据相比较，所述N个响应分析器(8)将比较结果送至内嵌式存储器测试顶层模块。2.按照权利要求1所述的嵌入式存储器的测试装置，其特征在于，所述N组存储器模块中的N≥2。3.一种嵌入式存储器的测试装置，包括接收芯片外部管脚开始信号的嵌入式存储器测试控制模块(2)和N组存储器模块，每组存储器模块包括多路选择开关和存储器，所述多路选择开关的输出端连接所述存储器的输入端，所述嵌入式存储器测试控制模块(2)包括与所述N组存储器模块相对应的N个响应分析器(8)，其特征在于，所述嵌入式存储器测试控制模块(2)包括一个地址产生器(5)、一个有限状态机(6)和一个向量产生器(7)，所述地址产生器(5)为与所述N组存储器模块中深度最深的存储器对应的地址产生器，所述向量产生器(7)为与所述N组存储器模块中位宽最宽的存储器对应的向量产生器，所述有限状态机(6)发送控制指令给所述N组...
【专利技术属性】
技术研发人员：周芬，周天夷，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。