用于预烧测试的存储器装置以及方法制造方法及图纸

一种用于预烧测试的存储器装置以及方法。此存储器装置具有多个次阵列字符线漏电流限制单元以及多个单一字符线漏电流限制单元。此存储器装置以一预定字符线电流值限制流经每一字符线的电流。在预烧测试中，字符线驱动器的输出端处于高阻抗状态。位元线加压电压经由一正常读写路径加压在一列存储器之上。在预烧测试模式，偶数字符线以及奇数字符线分群且分别由字符线加压电压以交替切换的方式加在偶数字符线以及奇数字符线之上。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种存储器装置，且特别是有关于一种用于预烧测试的存储器装置以及一种于晶片阶段，在动态随机存取存储器(DRAM)中检测出瑕疵存储器的方法。
技术介绍
一般而言，预烧测试系对一半导体存储器进行测试以防止可靠度问题。更精确地说，是在存储器已经组装(assembled)或封装(packaged)完成之后。被检测出来的元件若是有瑕疵的话，无法以激光修复或重新组装(re-assembled)。因此，大量生产会非常昂贵。预烧测试通常在高压以及高温之下进行，半导体存储元件在读或写的状态下操作，以检测出可能有问题的瑕疵，例如存储器元件的晶体管的栅极层、储存节点、p/n接面、电容的绝缘层、相邻字符线、相邻位元线、字符线以及位元线的瑕疵。但是开启的字符线系根据列位址依序决定，特别是对DRAM而言，且开启的字符线还要根据更新周期的数目。举例来说，一个特定的字符线以4M DRAM为例，在1024个周期中会选择一次；以16M DRAM为例，在2048或4096个周期中会选择一次；以64MDRAM为例，在4096或8192个周期中会选择一次。此外，当估计一个受电压加压的存储器的效率时，字符线的本文档来自技高网...

【技术保护点】
一种用于预烧测试的存储器装置，至少包含：一存储器阵列；多个字符线，其中每个字符线连接至该存储器阵列中的一行；以及一漏电流限制单元，经由该多个字符线连接至该存储器阵列；其中当预烧测试时，该漏电流限制单元以一预定 字符线电流值限制流经每一字符线的电流，且一字符线加压电压经由该漏电流限制单元提供予该存储器阵列中的每一行存储器，并以该字符线加压电压对该每一行存储器进行加压，其中该每一行存储器连接于一字符线。

【技术特征摘要】
1.一种用于预烧测试的存储器装置，至少包含一存储器阵列；多个字符线，其中每个字符线连接至该存储器阵列中的一行；以及一漏电流限制单元，经由该多个字符线连接至该存储器阵列；其中当预烧测试时，该漏电流限制单元以一预定字符线电流值限制流经每一字符线的电流，且一字符线加压电压经由该漏电流限制单元提供予该存储器阵列中的每一行存储器，并以该字符线加压电压对该每一行存储器进行加压，其中该每一行存储器连接于一字符线。2.根据权利要求1所述的存储器装置，其特征在于，包含多个位元线，其中每一个位元线连接至该存储器阵列中的一行，每一存储器至少包含一撷取晶体管以及一储存电容，该撷取晶体管的栅极连接至一字符线，该撷取晶体管的漏极连接至一个位元线，该撷取晶体管的源极连接至该储存电容。3.根据权利要求1所述的存储器装置，其特征在于，该漏电流限制单元更包含多个单一字符线漏电流限制单元，其中每一个单一字符线漏电流限制单元连接至一字符线，且以该预定字符线电流值限制流经该字符线的电流。4.根据权利要求3所述的存储器装置，其特征在于，该单一字符线漏电流限制单元包括一金属氧化物半导体晶体管。5.根据权利要求1所述的存储器装置，其特征在于，该漏电流限制单元进一步包含多个次阵列字符线漏电流限制单元，其中每一次阵列字符线漏电流限制单元连接至一数目的字符线，并且以一预定次阵列电流值限制流经该数目的字符线的总电流值。6.根据权利要求5所述的存储器装置，其特征在于，该次阵列字符线漏电流限制单元包含至少一电平转换器，每一电平转换器用以限制电流。7.根据权利要求5所述的存储器装置，其特征在于，该漏电流限制单元更包含多个单一字符线漏电流限制单元，该多个次阵列字符线漏电流限制单元经由该多个单一字符线漏电流限制单元连接于该多个字符线，每一个单一字符线漏电流限制单元连接于一字符线且以该预定字符线电流值限制该流经该字符线的电流。8.根据权利要求7所述的存储器装置，其特征在于，该预定次阵列电流值范围介于一第一电流值与一电流和值之间，该第一电流值为备用字符线能提供的最大电流值，该电流和值为该第一电流值和一第二电流值之和，该第二电流值为一额外的备用字符线能提供的最大电流值。9.根据权利要求1所述的存储器装置，其特征在于，流进该存储器装置的总电流限制于一预定总电流，该预定总电流少于一电压源能提供的最大电流，其中该电压源提供该字符线加压电压予该存储器装置。10.一种保持一字符线驱动器的输出端于高阻抗状态的方法，该方法用于一存储器的一预烧测试，其中该字符线驱动器具有一交互连接的负载，该交互连接的负载具有一第一PMOS晶体管以及一第二PMOS晶体管，该第一PMOS晶体管的源极连接于该第二PMOS晶体管的源极，该第一PMOS晶体管的栅极连接于该第二PMOS晶体管的漏极，该第二PMOS晶体管的栅极连接于该第一PMOS晶体管的漏极，该字符线驱动器的输出端位于该第一PMOS晶体管的漏极，该方法至少包含将该存储器与该字符线驱动器的输出端经由一字符线连接；除了该第一PMOS晶体管与该第二PMOS晶体管的外，使每一个MOS晶体管处于高阻抗状态，其中该每一个MOS晶体管位于该字符线驱动器的内且连接于该字符线驱动器的输出端；将该第一PMOS晶体管的源极加上一预定高电压，使得该第一PMOS晶体管与该第二PMOS晶体管的源极皆处于该预定高电压；以及经由一字符线提供一预定低电压予该字符线驱动器的输出端。11.根据权利要求10所述的方法，其特征在于，该存储器至少包含一撷取晶体管以及一储存电容器，该撷取晶体管的栅极连接于一字符线，该撷取晶体管的漏极连接于一位元线，该撷取晶体管的源极连接于该储存电容器。12.一种切换电路，在一正常数据进入路径以及一预烧测试路径之间作切换，该切换电路用于在预烧测试中测试存...

【专利技术属性】
技术研发人员：周敏忠，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]