使用预分配冗余(PAR)体系结构的存储器阵列的自修复制造技术

使用预分配冗余（ＰＡＲ）体系结构自修复非易失性存储器的方法及装置。在代表性实施方案中，非易失性存储器包括块、存储子块、具有与存储子块的容量相等容量的冗余子块、连接到块的比较器（２６５）、连接到块的故障锁存电路（２７０），以及连接到块的熔丝（２６０）。比较器（２６５）被配置以通过比较期望数据与读出数据识别特定存储子块中的故障。故障锁存电路（２７０）被配置以确定特定存储子块的地址。熔丝并配置以使特定存储子块用冗余子块替换从而修复非易失性存储器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及存储器的自测试及修复。更特别地，本专利技术涉及使用预分配冗余(PAR)体系结构的非易失性存储器(NVM)的测试及修复。
技术介绍
随着存储器容量增加，测试存储器所花费的时间也增加。这种增加又代表存储器制造商的额外成本。另外，有效地测试存储器的能力不仅对保证存储器正确地运行而且对节省成本是重要的。存储器阵列的一般内置自测试(BIST)已在本领域中用来测试存储器阵列。在一般BIST体系结构中，存储器由提供一系列图形(例如分列测试或棋盘图形)给存储器的BIST块来测试。BIST块然后将输出与一组期望响应相比较。因为图形是高度规则的，存储器的输出可以使用比较器与参考数据直接比较，保证存储器的不正确响应将被标记为测试失败。BIST块的数据典型地被输出并处理，以确定存储器故障的精确位置。通过已知的故障位置，使用激光器的外部修复装置可以用来实现存储器的实际修复。这些处理及修复步骤经常代表复杂的、费时的过程。特别地，这些步骤典型地要求高智能(例如专用内置冗余分析(BIRA)逻辑单元)并使用各种复杂的外部设备。内置自修复(BISR)指的是设计来克服与BIST及基于激光器的外部修复相关的某些缺点的一般技术。BISR利用芯片级处理器及冗余分析逻辑来“布线绕过”坏的存储位而不是使用昂贵且缓慢的激光器来烧掉坏的存储行或列。修复典型地包括根据所使用的冗余逻辑方案用存储器的冗余行、存储器的冗余列或者存储器的冗余单个位来绕过有故障的存储位置。虽然常规的BIST及BISR技术已显示出在测试及修复存储器方面的效用，但仍然有重大改进的余地。例如，更好的测试及修复方法学是需要的，以便BIST及BISR能够更有效地修复“即时”故障而不利用过分复杂的冗余分析单元。另外，更灵活的测试技术是需要的，使得不同的测试变量能够容易地调整和调节，以更有效地识别(并消除)有故障的数据位。此外，更好的测试及修复方法学是需要的，以便BIST及BISR能够灵活并有效地应用于非易失性存储器(NVM)的测试及修复，由于至少三个主要原因，非易失性存储器常规上还不能利用与BISR相结合的BIST。第一，非易失性存储器典型地用各种存储单元电路设计来实施并使用不同的处理技术，使得应用常规测试技术是困难的或不可能的。第二，常规测试技术不允许用户有效地调整和控制测试变量；因此，有故障的数据位并不总是被有效地定位和识别以供最后修复。第三，非易失性存储器可能有许多不同类型，例如闪速(块擦除)或电可擦除(字节/字可擦除)，每种类型涉及不同的擦除、编程、读取及加压算法。这些不同类型的存储器及存储器算法进一步使测试参数变复杂。上面提及的缺点不意味着全部，而是容易损害关于自测试及修复的先前已知技术的有效性的许多缺点之一；但是，这里所提到的那些缺点足以说明本领域中出现的方法学还不是完全令人满意的并且存在对本公开内容中所描述并要求权利的技术的显著需要。特别地，存在对新的内置测试及修复技术的需要，这些技术不依靠过分复杂的逻辑单元并利用适合于在甚至非易失性存储器中使用的体系结构。
技术实现思路
在一个方面，本专利技术涉及非易失性存储器。非易失性存储器包括块、存储子块、具有与存储子块的容量相等容量的冗余子块、连接到块的比较器、连接到块的故障锁存电路，以及连接到块的熔丝。比较器被配置以通过将期望数据与读出数据比较来识别特定存储子块中的故障。故障锁存电路被配置以确定该特定存储字块的地址。熔丝被配置以使得该特定存储子块用冗余子块来替换，从而修复非易失性存储器。在另一个方面，本专利技术涉及一种非易失性存储器的自测试及修复的方法。期望的阈电压性质使用比较器来与读出的阈电压性质相比较，以识别特定存储子块中的故障。该特定存储子块的地址使用故障锁存电路来确定，并且该特定存储子块通过使用熔丝用冗余子块替换，从而修复非易失性存储器。其他特性和相关优点将通过结合附图参考下面具体实施方案的详细描述而变得明白。附图说明本公开内容的技术可以通过结合这里所提供的示范实施方案的详细描述参考这些附图的一个或多个来更好地理解。图1是说明用于自测试NVM的技术的曲线图。图2是说明根据本公开内容的实施方案的自测试及修复技术的流程图。图3是说明根据本公开内容的实施方案的用于实施自测试及修复的硬件的框图。具体实施方案本公开内容的实施方案利用称为预分配冗余(PAR)体系结构的测试/修复体系结构。如下面所说明的，该体系结构特别适合于提供灵活且有效的自测试/修复技术，即使当应用于NVM时。本公开内容的实施方案聚焦于NVM的自测试及修复(例如闪速EEPROM的自修复)的PAR体系结构的使用，虽然应当明白本公开内容的单独或组合技术可以容易地应用于其他类型的存储器。本公开内容的实施方案可以在具有嵌入式非易失性存储器的处理器和独立存储器中使用。随着存储器例如闪速阵列变得更快并包含更高的密度，本公开内容的技术可能变得特别有利，这对于本领域技术人员将是显然的。在解释PAR体系结构及其对NVM的自修复的适用性之前，解释NVM如何可以根据本公开内容的实施方案灵活地测试(与修复相比)是首要有用的。图1帮助该解释。NVM的自测试NVM的存储位典型地通过改变它们的阈电压(VT)来设置。对NVM的写入通过加压位或移动VT而不是对位写入硬一或零来实施。NVM中的错误或故障可以通过自测试找到。一种合适的测试技术通过试图将NVM位初始化成预先确定的阈电压而开始。然后每个位的随后VT值被读出，并且有故障的数据位通过识别测量VT与初始化值不匹配的那些位来定位。另一种合适的测试技术通过移动初始化位的VT，其结果是可预知的，写入数据或加压NVM而开始。当一个位其VT没有移动充分或移动太多时，“与众不同的”位或故障位可以被识别。一般地，其他合适的测试技术可以利用不同的偏置条件(例如加压、编程、擦除)、施加到测试中存储器的不同脉冲宽度、施加到测试中存储器的不同个数脉冲，不同的VT初始化值，和/或不同的可接受VT移位的识别。图1说明由上述合适的测试技术的一种或多种识别的与众不同位。曲线100显示初始化的VT曲线。其前沿如103所示。曲线105是NVM已被加压后的期望VT曲线。其前沿如108所示。曲线110代表显示出不可接受的移位的与众不同位。其前沿如110所示。该与众不同位代表需要替换的一种NVM位故障。在本公开内容的实施方案中，用户可以通过输入从而控制供测试顺序或流程使用的变量来增加这些测试步骤的灵活性。例如，在一种实施方案中，用户可以规定偏置条件、测试脉冲宽度、所使用测试脉冲的个数、初始VT电平，和/或可允许的VT电平移位。通过规定这些变量，NVM的自测试可以变得显著地更灵活。例如，变量可以调整，以试图更有效地定位特定类型的与众不同位。如果已知某个与众不同位没能使用第一组变量有效地定位，那些变量可以被调整以提高测试效率。在一种实施方案中，灵活的测试变量的使用通过使用包括用户输入变量和状态机的测试寄存器来部分地实现，如关于下面讨论的图2所说明的。自测试及自修复的PAR体系结构的概观PAR体系结构将存储器阵列分成多个不同的块或者再细分。每个块又进一步分成多个存储子块或者进一步再细分(例如一个或多个列、一个或多个行，或者一个或多个行/列组合)。除了该多个存储子块之外，一个或多个本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：块；块中的存储子块；具有与存储子块的容量相等容量的冗余子块；连接到块的、被配置以通过比较期望数据与读出数据识别特定存储子块中的故障的比较器；连接到块的、被配置以确定该特定存储 子块的地址的故障锁存电路；以及连接到块的、被配置以使该特定存储子块用冗余子块替换从而修复非易失性存储器的熔丝。

【技术特征摘要】
US 2002-12-20 10/327,6411.一种非易失性存储器，包括块；块中的存储子块；具有与存储子块的容量相等容量的冗余子块；连接到块的、被配置以通过比较期望数据与读出数据识别特定存储子块中的故障的比较器；连接到块的、被配置以确定该特定存储子块的地址的故障锁存电路；以及连接到块的、被配置以使该特定存储子块用冗余子块替换从而修复非易失性存储器的熔丝。2.根据权利要求1的非易失性存储器，还包括连接到块并连接到比较器的测试寄存器，测试寄存器被配置以存储由用户输入的测试变量，测试变量用作期望数据的基础。3.根据权利要求2的非易失性存储器，测试寄存器被配置以存储用户输入的偏置条件、测试脉冲宽度、测试脉冲个数、初始阈电压电平或可允许的阈电压电平移位。4.根据权利要求1的非易失性存储器，该非易失性存储器包括闪速EEPROM。5.根据权利要求1的非易失性存储器，还包括操作上与非易失性存储器相关的处理器。6.一种非易失性存储器，包括用于从存储子块中读出数据的装置；用于将该数据与期望数据相比较的装置；用于当该数据与期望数据不匹配时识别故障存储子块的装置；以及用于用冗余子块替换故障存储子块从而修复非易失性存储器的装置。7.根据权利要求6的非易失性存储器，还包括...

【专利技术属性】
技术研发人员：内森I默恩，理查德K埃谷奇，林松巍，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]