半导体存储器系统及控制其非易失性存储器的操作的方法技术方案

示例实施例涉及一种可以包括共享公共总线的易失性存储器和非易失性存储器的半导体存储器系统以及用于控制非易失性存储器的操作的方法。所述半导体存储器系统可以包括非易失性存储器和存储器控制器。所述非易失性存储器可以包括临时存储将被从存储器单元阵列读取或将被写入存储器单元阵列的数据的缓冲存储器和内部控制器。所述存储器控制器可以响应于控制信号将模式信号传输到非易失性存储器，所述控制信号与将要施加到非易失性存储器的读取模式或写入模式对应。响应于模式信号，如果将要施加读取模式，则内部处理器可以控制将被读取的数据被存储在缓冲存储器中，如果将要施加写入模式，则内部控制器可以控制缓冲存储器等待直到接收到写入命令。

【技术实现步骤摘要】

示例实施例涉及一种半导体存储器系统，例如， 一种包括共享公共总线 的易失性存储器和非易失性存储器的半导体存储器系统，以及一种用于控制 非易失性存储器的操作的方法。
技术介绍
传统的存储器系统可以独立地利用易失性存储器和非易失性存储器，其 中，可以分别执行对易失性存储器和非易失性存储器的控制。例如，易失性 存储器可以需要一个存储器控制器，非易失性存储器可以需要另 一存储器控 制器。然而，为了保证高速的特性并降低所需的输入/输出引脚的总数，现今 已经开发了具有共享公共总线的易失性存储器和非易失性存储器的存储器系 统。传统的非易失性存储器(例如，NOR闪速存储器)需要的行地址可以多于 易失性存储器(例如，动态随机存取存储器(DRAM))需要的行地址，从而选择 字线。因此，为了选择字线，易失性存储器可以仅执行一次激活命令(active command),但是非易失性存储器可以执行两次激活命令。此外，与传统的易失性存储器相比，传统的非易失性存储器在存储器单 元阵列上执行读取/写入操作时可以利用緩冲存储器。例如，为了将数据写入 到非易失性存储器，数据可以不被直接写入到非易失性存储器，而是可以被 首先存储在緩冲存储器中。然后，如果适当量的数据被存储在緩冲存储器中 或写入命令被施加到緩冲存储器，则存储的数据可以被写入到非易失性存储 单元。同样，为了从闪速存储器读取数据，可以首先从非易失性存储单元读 取数据，然后所述数据可以被临时存储在緩冲存储器中。然后，如果适当量 的数据被存储在緩冲存储器中或读取命令被施加到緩冲存储器，则可以从非易失性存储器输出存储的数据。用于在读取操作过程中从非易失性存储单元 读取数据并将该数据临时存储在緩沖存储器中的操作可以被称为感应操作(sensing operation)。通常，在施加激活命令之后执行感应操作所需的持续时间可以被称为感 应时间。在传统的系统中，读取和写入操作均具有感应时间。例如，当将激 活命令施加到非易失性存储器时，传统的非易失性存储器会不能确定执行读 取操作还是写入操作。因为传统的非易失性存储器不能进行这种确定，所以 非易失性存储器会执行关于读取和写入操作的感应操作。在感应时间之后执 行读取操作不会造成许多问题，但是在感应时间之后执行写入操作会导致不 必要的电流和感应时间的消库毛。
技术实现思路
示例实施例提供一种包括共享公共总线的易失性存储器和非易失性存储 器的半导体存储器系统，所述半导体存储器系统能够依赖于非易失性存储器 将要执行的是读取操作还是写入操作来以各种方式控制非易失性存储器，从 而降低执行读取/写入操作所需的电流和时间的消耗。示例实施例示出了可以通过在緩冲存储器中存储将被写入的数据来执行 写入操作，而不执行感应操作。根据示例实施例， 一种半导体存储器系统包括共享公共总线的易失性存 储器和非易失性存储器。所述半导体存储器系统可以包括非易失性存储器， 包括临时存储将被从存储器单元阵列读取或将被写入存储器单元阵列的数据 的緩沖存储器和内部控制器；存储器控制器，响应于控制信号将模式信号传 输到非易失性存储器，所述控制信号可以与将要施加到非易失性存储器的读 取模式或写入模式对应。如果响应于模式信号将要施加读取模式，则内部处 理器可以控制将被读取的数据被存储在緩冲存储器中，如果响应于模式信号 将要施加写入模式，则内部控制器可以控制緩沖存储器等待直到接收到写入 命令。根据示例实施例，存储器控制器可以响应于控制信号经由非易失性存储 器的保留的地址引脚来传输模式信号。模式信号可以具有依赖于将要施加的 是读取模式还是写入模式的不同的逻辑状态，模式信号被存储在与保留的地 址引脚对应的地址位中，内部控制器可以根据存储在地址位中的模式信号的逻辑状态来控制緩冲存储器。模式信号可以与将要施加到非易失性存储器的 读取模式或写入模式对应。如果响应于控制信号将要施加的是读取模式，则在第一时间段之后，存 储器控制器可以将读取命令传输到非易失性存储器，如果响应于控制信号将 要施加的是写入模式，则在第二时间段之后，存储器控制器可以将写入命令 传输到非易失性存储器，第 一时间段可以是将被读取的数据被存储在第 一緩 冲存储器中的时间段，第二时间段可以是将被写入的数据等待被写入到第二 緩冲存储器的等待时间段。第二时间段可以短于第 一 时间段。根据示例实施例，响应于控制信号，存储器控制器可以将MRS(模式寄存器设置)命令传输到非易失性存储器，控制信号与将要施加到非易失性存储器的读取模式或写入模式对应。如果响应于MRS命令施加读取模式，则内部 控制器可以控制将被读取的数据被存储在緩冲存储器中，如果响应于MRS命 令施加写入模式，则内部控制器可以控制緩沖存储器等待直到接收到写入命令。根据示例实施例，MRS命令可以与将要施加到非易失性存储器的读取模 式或写入模式对应。此外，如果读取模式或写入模式结束，则存储器控制器 可以将MRS命令传输到非易失性存储器。根据示例实施例， 一种用于控制包括共享公共总线的易失性存储器和非 易失性存储器的半导体存储器系统的非易失性存储器的方法，其中，非易失 性存储器可以包括存储器单元阵列和緩沖存储器，緩沖存储器可以临时存储 将被从存储器单元阵列读取或将被写入存储器单元阵列的数据。所述方法可 以包括如下步骤响应于控制信号将模式信号传输到非易失性存储器，控制 信号与将要施加到非易失性存储器的读取模式或写入模式对应；响应于模式 信号确定将要施加到非易失性存储器的是读取模式还是写入模式。如果将要 施加的是读取模式，则控制将被读取的数据被存储在緩沖存储器中。如果将 要施加的是写入模式，则控制緩沖存储器等待直到接收到写入命令。根据示例实施例，传输模式信号的步骤可以包括响应于控制信号经由 非易失性存储器的保留的地址引脚来传输模式信号。所述方法还可以包括将传输的模式信号存储在与保留的地址引脚对应 的地址位中，其中，模式信号根据将要施加的是读取模式还是写入模式而包 括不同的逻辑状态。根据示例实施例， 一种用于控制半导体存储器系统的非易失性存储器的操作的方法可以包括响应于控制信号确定是否将MRS(模式寄存器设置)命令传输到非易失性存储器，控制信号与将要施加到非易失性存储器的读取模式或写入模式对应。如果将要施加的读取模式基于是否传输MRS命令，则控制 将被读取的数据被存储在緩沖存储器中。如果将要施加的写入模式基于是否 传输MRS命令，则控制緩沖存储器等待直到传输写入命令。附图说明通过参照附图详细描述本申请的示例实施例，本申请的上面和其它的特 征和优点将变得更明显，附图中图1是根据示例实施例的半导体存储器系统的框图2是示出了根据示例实施例的图1的半导体存储器系统中信号的流动 的框图3是示出了根据示例实施例的用在易失性存储器和非易失性存储器中 的地址引脚和响应于操作命令与地址引脚对应的地址位的表；图4是示出了根据示例实施例的用于在动态随机存取存储器(DRAM)和 NOR闪速存储器中执行命令的过程的图5是示出了根据示例实施例的具有相同命令协议的易失性存储器和非 易失性存储器的真值表；图6是示出了根据示例实施例的控制图1的非易失性存储器的操作的方 法的流程图7A是当图1和图2的非易失性存储器120执行本文档来自技高网...

【技术保护点】
一种包括共享公共总线的易失性存储器和非易失性存储器的半导体存储器系统，所述系统包括：非易失性存储器，包括临时存储将被从存储器单元阵列读取或将被写入存储器单元阵列的数据的缓冲存储器和内部控制器；存储器控制器，响应于控制信号将模式信号传输到非易失性存储器，所述控制信号与将要施加到非易失性存储器的读取模式或写入模式对应，其中，如果响应于模式信号将要施加读取模式，则内部处理器控制将被读取的数据被存储在缓冲存储器中，如果响应于模式信号将要施加写入模式，则内部控制器控制缓冲存储器等待直到接收到写入命令。

【技术特征摘要】
KR 2007-5-23 10-2007-00502581、 一种包括共享公共总线的易失性存储器和非易失性存储器的半导体存储器系统，所述系统包括非易失性存储器，包括临时存储将被从存储器单元阵列读取或将被写入 存储器单元阵列的数据的緩冲存储器和内部控制器；存储器控制器，响应于控制信号将模式信号传输到非易失性存储器，所 述控制信号与将要施加到非易失性存储器的读取模式或写入模式对应，其中， 如果响应于模式信号将要施加读取模式，则内部处理器控制将被读取的数据 被存储在緩冲存储器中，如果响应于模式信号将要施加写入模式，则内部控 制器控制緩冲存储器等待直到接收到写入命令。2、 如权利要求l所述的系统，其中，存储器控制器响应于控制信号经由 非易失性存储器的保留的地址引脚来传输模式信号。3、 如权利要求2所述的系统，其中，模式信号包括依赖于将要施加的是 读取模式还是写入模式的不同的逻辑状态，模式信号被存储在与保留的地址 引脚对应的地址位中，内部控制器根据存储在地址位中的模式信号的逻辑状 态来控制緩冲存储器。4、 如权利要求l所述的系统，其中，模式信号与将要施加到非易失性存 储器的读取模式或写入模式对应。5、 如权利要求l所述的系统，其中，在将激活命令传输到非易失性存储 器之前，存储器控制器将模式信号传输到非易失性存储器。6、 如权利要求l所述的系统，其中，非易失性存储器包括 第一緩冲存储器，临时存储将被读取的数据； 第二緩冲存储器，临时存储将被写入的数据。7、 如权利要求6所述的系统，其中，如果将要施加的是读取模式，则内 部控制器控制将被读取的数据被存储在第 一緩冲存储器中；如果施加写入模式，则内部控制器控制第二緩冲存储器等待直到接收到 写入命令，然后当接收到写入命令时控制将被写入的数据被存储在第二緩冲 存储器中。8、 如权利要求6所述的系统，其中，如果响应于控制信号将要施加的是 读取模式，则在第一时间段之后，存储器控制器将读取命令传输到非易失性存储器，如果响应于控制信号将要施加的是写入模式，则在第二时间段之后， 存储器控制器将写入命令传输到非易失性存储器，第 一时间段是将被读取的 数据被存储在第 一緩沖存储器中的时间段，第二时间段是将被写入的数据等 待被写入到第二緩沖存储器的等待时间段。9、 如权利要求8所述的系统，其中，第二时间段短于第一时间段。10、 如权利要求l所述的系统，其中，如果将要施加的是读取模式，则 模式信号处于第一逻辑状态，如果将要施加的是写入模式，则模式信号处于 第二逻辑状态。11、 如权利要求l所述的系统，其中，如果将要施加的是读取模式，则 控制信号处于第一逻辑状态，如果将要施加的是写入模式，则控制信号处于 第二逻辑状态。12、 如权利要求l所述的系统，其中，易失性存储器为动态随机存取存 储器或静态随机存取存储器。13、 如权利要求1所述的系统，其中，非易失性存储器为NOR闪速存 储器、NAND闪速存储器或相变随机存取存储器。14、 如权利要求l所述的系统，其中，模式信号为模式寄存器设置命令。15、 如权利要求14所述的系统，其中，如果将要施加到非易失性存储器 的是读取模式，则存储器控制器传输模式寄存器设置命令，如果将要施加到 非易失性存储器的是写入模式，则存储器控制器不传输;漠式寄存器设置命令。16、 如权利要求14所述的系统，其中，如果将要施加到非易失性存储器 的是写入模式，则存储器控制器传输模式寄存器设置命令，如果将要施加到 非易失性存储器的是读取模式，则存储器控制器不传输模式寄存器设置命令。17、 如权利要求14所迷的系统，其中，如果响应于模式寄存器设置命令 施加的读取模式或写入模式结束，则存储器控制器将模式寄存器设置命令传 输到非易失性存储器。18、 一种用于控制包括共享公共总线的易失性存储器和非易失性存储器 的半导体存储器系统的非易失性存储器的方法，其中，非易失性存储器包括存储器单元阵列和緩沖存储器，緩冲存储器临时存储将被从存储器单元阵列 读取或将被写入...

【专利技术属性】
技术研发人员：徐熙权，孙汉求，金世振，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]