一种新型存储系统技术方案

本发明专利技术涉及一种新型存储系统，它充分发挥相变存储器的优点，结合当今与未来擦、写速度更快与循环次数更高的存储器来实现低压、低功耗、高速与长寿命的功效。这种新型存储系统，对相变存储块进行实时的探测，以读写频率为依据，对不同的相变存储块采用不同的读写方式，通过设定读写操作频率的参考值以及主体存储器部分与副体存储器部分的容量比例来调节整个存储系统的读写次数、速度和功耗。它的另一个优点是仅仅只需修改少量的参数便可以设计出完全不同的相变存储芯片，同时也使不同应用领域的相变存储器设计纳入到一个体系中。

【技术实现步骤摘要】
一种新型存储系统方法
本专利技术涉及微纳电子学
，特别涉及一种新型存储系统。
技术介绍
相变存储器技术是基于0vshinsky在20世纪60年代末(Phys. Rev. Lett. ， 21, 1450-1453: 1968)70年代初(App1. Phys. Lett., 18， 254~257， 1971)提出的相变薄膜可以应用于相变存 储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅 晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材的研 究热点也就围绕其器件工艺展开器件的物理机制研究，包括如何减小器件料等。相变存储 器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生 可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出 操作。相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强 震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未 来存储器主流产品和最先成为商用产品的器件。相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲 信号擦操作(RESET)，当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔 化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即1态到0 态的转换；写操作(SET)，当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温 度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换， 即0态到1态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉 冲信号后，通过测量器件单元的电阻值来读取它的状态。目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公司，他们关注的焦 点都集中在如何尽快实现相变存储块的商业化上。对于目前的相变存储芯片而言，可重复读 写次数始终维持在107—12。而动态随机存储器(DRAM)的可重复读写次数可达到IO以上，静 态随机存储器(SRAM)从理论上是可以无限次重复读写的。如何使得相变存储芯片能够进一 步提升可重复读写次数一直是业界关注的焦点。大多数解决此方法的方式是从材料和工艺角 度提高材料本身的性能。
技术实现思路
本专利技术为解决现有技术中存在的问题，从相变存储器芯片设计的角度出发，提出一种充 分发挥相变存储器的优点，并结合当今与未来擦、写速度更快与循环次数更高的存储器来实 现低压、低功耗、高速与长寿命的新型存储系统。一种新型存储系统，由存储模块和对存储模块进行实时监控的控制电路组成，其中，所 述存储模块包括 副体存储器和主体存储器，由多个存储块组成； 每个存储块都包括一个相变存储块和一个读写次数寄存器，将本存储块被选中的次数进行累加； 所述控制电路包括计数器，对所有存储块中的读写次数寄存器进行清空；地址比较器，对地址进行译码，定位写入数据位于的存储块；数据读写地址切换模块，将主体存储器中的数据转移到副体存储器中或将副体存储器中的数据转移到主体存储器中。作为本专利技术的一种优选方案，所述副体存储器是动态随机存储器。 作为本专利技术的一种优选方案，所述副体存储器是静态随机存储器。 本专利技术提出一种新型存储系统的存储方法，其中，所述存储方法包括以下步骤-1) 计数器首先对所有存储块中的读写次数寄存器进行清空，开始累计次数；2) 由地址比较器对地址进行译码，定位写入数据位于的存储块；与此同时，读写次数寄 存器将本存储块被选中的次数进行累加；3) 当累加到设定值时，读写次数寄存器发出信号给数据读写地址切换模块；4) 数据读写地址切换模块接收到信号后，将本存储块中相变存储块的数据拷贝到副体存 储器中，之后的所有对相变存储块的数据操作全部转移到副体存储器中进行；5) 当计数器的计数周期完成后，对所有存储块中的读写次数寄存器进行清空，重新开始 累计计数；6) 如果在新的周期中，相变存储块的读写次数没有达到设定值，则将副体存储器中的数 据转移回相变存储块，之后的读写操作在相变存储块中进行。本专利技术的有益效果在于它充分发挥了相变存储器的优点，结合了当今与未来擦、写速 度更快与循环次数更高的存储器实现了低压、低功耗、高速与长寿命的功效，而且还可以通过设定读写操作频率的参考值以及主体存储器部分与副体存储器部分的容量比例来调节整个 存储系统的读写次数、速度和功耗。本专利技术的另一个有益效果在于它仅仅只需修改少量的参数便可以设计出完全不同的相 变存储芯片，同时也使不同应用领域的相变存储器设计纳入到一个体系中。附图说明图1为本专利技术的实现原理示意图。具体实施方式下面结合附图对本专利技术作进一步描述。本专利技术提出一种低压、低功耗、高速、长寿命的新型存储系统，它是在充分发挥相变存 储器的优点的同时，结合了当今与未来擦、写速度更快，循环次数更高的副体存储器来实现 的。图l显示了本专利技术的实现原理。一种新型存储系统ioo，由存储模块和对存储模块进行实时监控的控制电路组成，其中，所述存储模块包括副体存储器115和主体存储器，由多个存储块组成；每个存储块都包括 一个相变存储块110和一个读写次数寄存器111，将本存储块被选中的次数进行累加；所述控 制电路包括计数器U2，对所有存储块中的读写次数寄存器lll进行清空；地址比较器113， 对地址进行译码，定位写入数据位于的存储块；数据读写地址切换模块114，将主体存储器中 的数据转移到副体存储器115中或将副体存储器115中的数据转移到主体存储器中。所述副 体存储器115是动态随机存储器。所述副体存储器115是静态随机存储器。本专利技术提出一种新型存储系统的存储方法，其中，所述存储方法包括以下步骤1) 计数器112首先对所有存储块中的读写次数寄存器111进行清空，开始累计次数；2) 由地址比较器113对地址进行译码，定位写入数据位于的存储块；与此同时，读写次 数寄存器111将本存储块被选中的次数进行累加；3) 当累加到设定值时，读写次数寄存器111发出信号给数据读写地址切换模块114;4) 数据读写地址切换模块114接收到信号后，将本存储块中相变存储块110的数据拷贝 到副体存储器115中，之后的所有对相变存储块110的数据操作全部转移到副体存储器115 中进行；5) 当计数器112的计数周期完成后，对所有存储块中的读写次数寄存器lll进行清空， 重新开始累计计数；6)如果在新的周期中，相变存储块110的读写次数没有达到设定值，则将副体存储器115 中的数据转移回相变存储块110，之后的读写操作在相变存储块110中进行。本专利技术在对相变存储块110进行读写过程中，利用控制电路对读写过程进行实时监控， 将读、写频率高于某一个特定值的相变存储块110的数据转移至具有较高的读写次数和读写 速度的副体存储器115中进行读、写操作，这时充分利用了副体存储器115的低压、低功耗、 高速与长寿命的存储特性。等读、写操作频率降低至某一特定值时，从数据安全的角度出发， 将副体存储器115中的数据转移到相变存储块110中，此时充分利用了相变存储块110非挥 发兼顾存储速度快的特点。最终使存储系统100的存储次数进一步增加，读、本文档来自技高网...

【技术保护点】
一种新型存储系统，由存储模块和对存储模块进行实时监控的控制电路组成，其特征在于：　所述存储模块包括：　副体存储器和　主体存储器，由多个存储块组成；　每个存储块都包括一个相变存储块和　一个读写次数寄存器，将本存储块被选中的次数进行累加；　所述控制电路包括：　计数器，对所有存储块中的读写次数寄存器进行清空；　地址比较器，对地址进行译码，定位写入数据位于的存储块；　数据读写地址切换模块，将主体存储器中的数据转移到副体存储器中或将副体存储器中的数据转移到主体存储器中。

【技术特征摘要】
1、一种新型存储系统，由存储模块和对存储模块进行实时监控的控制电路组成，其特征在于所述存储模块包括副体存储器和主体存储器，由多个存储块组成；每个存储块都包括一个相变存储块和一个读写次数寄存器，将本存储块被选中的次数进行累加；所述控制电路包括计数器，对所有存储块中的读写次数寄存器进行清空；地址比较器，对地址进行译码，定位写入数据位于的存储块；数据读写地址切换模块，将主体存储器中的数据转移到副体存储器中或将副体存储器中的数据转移到主体存储器中。2、 根据权利要求1所述的新型存储系统，其特征在于所述副体存储器是动态随机存储器。3、 根据权利要求1所述的新型存储系统，其特征在于所述副体存储器是静态随机存储器。4、 根据权利要求1所述的新型存储系统的存储方法，其特征...

【专利技术属性】
技术研发人员：宋志棠，丁晟，陈邦明，刘波，陈小刚，蔡道林，封松林，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31[中国|上海]