【技术实现步骤摘要】
本专利技术是,涉及缩短写入时间和减少改写次数的技术。
技术介绍
(专利文献1)特开2002-366430号公报(非专利1)SSFDCフオ-ラム“スマ-トメデイア ソ フトウエア アルゴリズム ガイドライン(V1.00)”(2000.5.19)p.13-17(2005年5月19日的SSFDC研讨会中的“智能媒体软件算法指南(V1.00)”,第13-17页)作为数字相机等的存储装置,已经普及了闪速存储器,这种闪速存储器是既便在切断电源后仍可保持存储内容的非易失性存储器的一种。闪速存储器包括NAND型和NOR型,但一般多用写入速度快、容易获得大容量的NAND型。但是,NAND型的闪速存储器存在以下制约其结构、读写访问都仅仅按页单位(例如是512字节)执行,且数据的删除只能按照将多个页集中为1个块单位来执行(例如32页)删除。另外,闪速存储器由于通过施加高电压而在悬浮栅极蓄积电荷来保持数据,因此,其寿命受重复执行删除和写入的次数所影响,若在特定块内多次写入,则变为不能向该块进行正常的写入,进而会使得该闪速存储器整体不能使用。所述专利文献1中,记载了使用多个独立的 ...
【技术保护点】
一种闪速存储器的写入方法,在处理器指定逻辑地址的同时执行开始写入、继续写入或结束写入中的任何一个操作指示时,根据该处理器的指示对具有一定存储区域的闪速存储器执行数据写入,所述闪速存储器可以按照物理页单位执行写入和按照每个以连续的预定数目的物理页区分的物理块单位执行统一删除,其特征在于,设置地址变换表、块状态表、以及地址寄存器,其中所述地址变换表表示根据所述逻辑地址计算出的逻辑块号和所述闪速存储器上的逻辑块的对应关系;所述块状态表表示每个所述物理块内是否写入了有效数据; 所述地址寄存器用于保存成为上次数据写入对象的逻辑地址及写入源和写入目标的物理块号,在执行所述 ...
【技术特征摘要】
JP 2004-6-15 2004-1769391.一种闪速存储器的写入方法,在处理器指定逻辑地址的同时执行开始写入、继续写入或结束写入中的任何一个操作指示时,根据该处理器的指示对具有一定存储区域的闪速存储器执行数据写入,所述闪速存储器可以按照物理页单位执行写入和按照每个以连续的预定数目的物理页区分的物理块单位执行统一删除,其特征在于,设置地址变换表、块状态表、以及地址寄存器,其中所述地址变换表表示根据所述逻辑地址计算出的逻辑块号和所述闪速存储器上的逻辑块的对应关系;所述块状态表表示每个所述物理块内是否写入了有效数据;所述地址寄存器用于保存成为上次数据写入对象的逻辑地址及写入源和写入目标的物理块号,在执行所述开始写入的操作指示时,顺序执行以下处理计算处理,根...
【专利技术属性】
技术研发人员:渡边百人,佐野博明,漆贵弘,田中正一,
申请(专利权)人:冲电气工业株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。