半导体器件制造技术

公开了一种没有用于相位补偿的外部输出电容器的、具有电压调节器的半导体器件。该半导体器件包括：半导体芯片，其包括电压调节器、电源输入端、接地端和用于输出产生的恒定电压的输出端；以及，相位补偿电容器，被连接在输出端与用于所述接地端之间，用于所述电压调节器的相位补偿。所述半导体芯片和相位补偿电容器被容纳在单一封装中。

semiconductor device

A semiconductor device having a voltage regulator without an external output capacitor for phase compensation is disclosed. The semiconductor device includes a semiconductor chip, which comprises a voltage regulator and a power input terminal and ground terminal and for outputting a constant voltage output end; and phase compensation capacitor is connected between the output terminal and for the ground terminal for phase compensation of the voltage regulator. The semiconductor chip and the phase compensating capacitor are accommodated in a single package.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在芯片尺寸封装(Chip Size Package，CSP)中安装了具有电压调节器(voltage regulator)的IC芯片的半导体器件，具体地说，涉及一种具有电压调节器的半导体器件，该电压调节器具有连接在电压调节器的输出端与接地端之间的、用于相位补偿的电容器。
技术介绍
在相关技术中，在包括电压调节器的IC芯片中，输出电容器与负载并联地连接到电压调节器的输出端。通常，电解电容器或钽质电解电容器被用作输出电容器，但近来，体积小、容量大的多层陶瓷电容器(stacked ceramiccondenser)已经被开发出来并且已经投入实际应用。电解电容器、钽质电解电容器(tantalum condenser)和多层陶瓷电容器具有不同的等效串联电阻(需要时缩写为“ESR(equivalent series resistance)”)。例如，电解电容器的等效串联电阻为0.1-100Ω，钽质电解电容器的等效串联电阻为0.1-10Ω，而陶瓷电容器的等效串联电阻为0.001-0.1Ω。由于连接到输出端的电容器的等效串联电阻不同，因此有时不能根据电容器的类型适当地执行电压调节器的相位补偿。通常，还在电压调节器的电路中对电压调节器进行相位补偿；当输出电容器与电压调节器结合(combine)时，在频率特性曲线中出现零点，因此，在频率增益接近0dB的区域中出现相位容限(phase margin)。但是，当等效串联电阻很小的陶瓷电容器被连接到电压调节器时，频率特性曲线中的上述零点移动到高频侧，在频率增益接近0dB的区域中不出现相位容限，而这会引起振荡。为了解决这个问题，当陶瓷电容器被用作输出电容器时，将电阻值为0.001mΩ到1.5Ω的电阻器与陶瓷电容器串联连接，以弥补等效串联电阻的不足。例如，已经公开的日本专利申请No.2003-86683公开了一种这个领域中的技术。图11为示出了相关技术的半导体器件的例子的电路图，其中，具有电压调节器的IC芯片被安装在芯片尺寸封装(CSP)中。图11中示出的半导体器件包括CSP 101、负载102、起输入电源作用的直流电源103、具有电压调节器的半导体芯片110和陶瓷电容器C121。陶瓷电容器C121的等效串联电阻用Resr表示，并且，陶瓷电容器C121的电容用Co表示。CSP 101中的电阻器R113用于补偿陶瓷电容器C121的等效串联电阻。电阻器R113利用布置在CSP 101的插入器(interposer)中再配线(rerouting wire)的配线电阻形成，并且位于具有电压调节器的半导体芯片110的输出端113与CSP 101的输出端OUT之间。由于在CSP 101中形成电阻器R113，因此，即使当输出电容器C121为陶瓷电容器时，也能够适当地对电压调节器进行相位补偿，并且，即使没有与输出电容器C121串联连接的负载102，也能够防止振荡。但是，由于在半导体芯片110的输出端113与CSP101的输出端OUT之间形成R113，因此，当通过负载102的输出电流变大时，电阻器R113两边的电压降增加并且不能再被忽略。由于这个原因，电阻器R113的电阻不得不相对较小，例如，电阻器R113的电阻在10mΩ到200mΩ的范围内。这样的输出电容器C121会导致相位容限变小，此外，在涉及大电流的应用中，具有这样的小电阻值的电阻器R113两边的电压降仍然可以变得很大，以至不能被忽略。此外，由于输出电容器C121作为外部零件(external part)出现，不能将安装面积减小很多；另外，从制造和管理的观点看，需要对输出电容器C121进行库存控制以及进行安装的工作量，并且，从输出电压的稳定性的观点看，用户必须考虑使输出电容器C121与电压调节器匹配。由于这些原因，不能显著提高器件的质量以及使用的简易性。
技术实现思路
本专利技术可以解决相关技术的一个或多个问题。本专利技术的优选实施例可以在没有用于相位补偿的外部输出电容器的情况下，提供具有电压调节器的半导体器件。按照本专利技术的第一方面，提供了一种半导体器件，包括 半导体芯片，包括电压调节器，并且具有电源输入端、接地端以及用于将产生的恒定电压输出的输出端；以及相位补偿电容器，连接在输出端与用于接地端之间，用于对电压调节器进行相位补偿，其中，半导体芯片和相位补偿电容器被容纳在单一封装中。按照本专利技术的第二方面，提供了一种半导体器件，包括半导体芯片，包括电压调节器，并且具有电源输入端、接地端以及用于将产生的恒定电压输出的输出端；以及串联电路，被连接在输出端与接地端之间，并包括用于对电压调节器进行相位补偿的相位补偿电容器以及用于对相位补偿电容器的等效串联电阻的电阻值进行调节的相位补偿电阻器；其中，半导体芯片和串联电路被容纳在单一封装中。按照本专利技术的第三方面，提供了一种半导体器件，包括半导体芯片，包括电压调节器，并且具有电源输入端、接地端、用于将产生的恒定电压输出的输出端以及连接端；以及相位补偿电容器，连接在连接端与用于接地端之间，用于对电压调节器进行相位补偿；其中半导体芯片和相位补偿电容器被容纳在单一封装中，并且半导体芯片包括相位补偿电阻器，它被连接在连接端与电压调节器的输出端之间，用于对相位补偿电容器的等效串联电阻的电阻值进行调节。按照本专利技术的第四方面，提供了一种半导体器件，包括半导体芯片，包括电压调节器，并且具有电源输入端、接地端、用于将产生的恒定电压输出的输出端以及与输出端并联连接的连接端；以及串联电路，被连接在连接端与接地端之间，并包括用于对电压调节器进行相位补偿的相位补偿电容器以及用于对相位补偿电容器的等效串联电阻的电阻值进行调节的相位补偿电阻器；其中，半导体芯片和串联电路被容纳在单一封装中。作为实施例，相位补偿电容器利用插入器的再配线连接到半导体芯片。作为实施例，相位补偿电阻器由插入器的再配线的配线电阻形成。作为实施例，相位补偿电阻器由用于与半导体芯片的连接端连接的电阻性焊接导线(resistive bonding wire)形成。作为实施例，相位补偿电容器具有小于或等于1mm的长度，以及小于或等于0.5mm的宽度。作为实施例，相位补偿电阻器具有小于或等于1mm的长度，以及小于或等于0.5mm的宽度。作为实施例，相位补偿电容器为陶瓷电容器。作为实施例，相位补偿电容器具有10mΩ到500mΩ的等效串联电阻。作为实施例，相位补偿电阻器具有10mΩ到1.5Ω的电阻。按照本专利技术的半导体器件，由于具有电压调节器的半导体芯片以及用于对电压调节器进行相位补偿的相位补偿电容器，或者与相位补偿电容器串联连接的相位电阻器被容纳在单一封装中，如CSP，因此可以省略外部零件和安装步骤；此外，在用户一方还可以省略相位补偿电容器的库存控制。此外，由于利用被安装的电容器进行检查和质量保证，因此可以提高运行稳定性和质量，并且获得易于使用的电压调节器。此外，由于输出电流不流过相位补偿电阻器，因此相位补偿电阻器上的电压损失很小，并且可以改善负载特性。此外，由于可以在很宽的范围内对用于补偿ESR的相位补偿电阻器的电阻值进行调节，因此可以增加电压调节器的相位容限，并且获得高度稳定的电压调节器。此外，由于由插入器的再配线的配线电阻(wiring resistanc本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　　　　半导体芯片，包括电压调节器、电源输入端、接地端、以及用于输出产生的恒定电压的输出端；以及　　　　相位补偿电容器，被连接在所述输出端与所述接地端之间，用于所述电压调节器的相位补偿；　　　　其中，所述半导体芯片和所述相位补偿电容器被容纳在单一封装中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：伊藤弘造，
申请(专利权)人：株式会社理光，
类型：发明
国别省市：JP[日本]