参考电压产生电路制造技术

一种用以供应一几乎无关温度变化的参考电压的参考电压产生电路，包括一电阻连接在该参考电压产生电路的输出端及一双极性晶体管之间，一第一电流源供应一具有正温度系数的第一电流至该电阻，一第二电流源供应一具有负温度系数的第二电流至该电阻，借由调整第一、第二电流与电阻可得到所需要的参考电压输出。

Reference voltage generating circuit

A reference voltage to supply a nearly independent of temperature change of the reference voltage generating circuit, including the output end is connected with the reference voltage generating circuit in a resistor and a bipolar transistor, a first current source supply has a positive temperature coefficient of the first current to the resistor, a current source has a negative supply second the temperature coefficient of resistance to the current second, by adjusting the first and second current and resistance can be obtained by the output voltage reference.

【技术实现步骤摘要】

本专利技术是有关于一种参考电压产生电路，特别是关于一种能根据需要调整输出电压且几乎无关温度变化的参考电压产生电路。
技术介绍
在电子电路中，时常需要参考电压产生器供应一稳定的参考电压。图1是一传统的参考电压产生器10，其包括一能隙参考电压电路12供应无关温度变化的电压Vbg，电阻R1及R2串联在参考电压Vref及接地GND之间，当PMOS晶体管16操作于饱和区时，运算放大器14通过电阻R1形成负回授，所以电压VFB等于电压Vbg，因此参考电压Vref的大小就取决于电阻R1及R2以及电压Vbg。在参考电压产生器10中，参考电压Vref的大小可以达到(VDD-VSD)，其中，VDD为电源电压，而VSD为PMOS晶体管16的源极与漏极之间的压差，但PMOS晶体管16的源极连接至电源电压VDD，由于源极与栅极之间有追随的现象，故当电源电压VDD中有噪声时，将使PMOS晶体管16栅极上的信号Vg也受到噪声的影响，导致PMOS晶体管16进入三极管(triode)区，进而影响到参考电压Vref，换言之，参考电压产生器10具有较差的电源供应抑制率(Power Supply Rejection Ratio；PSRR)。为了提高参考电压产生器10的PSRR能力，如图2所示的参考电压产生器20，一般是将PMOS晶体管16换成NMOS晶体管22，电源电压VDD连接NMOS晶体管22的漏极，因此电源电压VDD中的噪声并不影响NMOS晶体管22栅极上的信号Vg，是以参考电压产生器20具有较好的PSRR，然而，由于信号Vg与参考电压Vref之间有追随关系，Vg＝Vref+Vth，其中Vth是NMOS晶体管22的临界电压，因此，若NMOS晶体管22要维持在饱和区，则参考电压Vref必须小于(VDD-VSD-Vth)，假如电压电压VDD的最低工作电压为3V，而所需的参考电压Vref为2.5V时，参考电压产生器20便不适用。图3是根据参考电压产生器10利用计算机软件所设计的电路，其中能隙参考电压电路30对应图1中的能隙参考电压电路12，比例电压产生器32对应图1中运算放大器14、PMOS晶体管16、电阻R1及R2所组成的放大电路，电路34及36则是输出缓冲器。图4是图3中能隙参考电压电路30的输出电压Vbg在不同频率下的PSRR仿真图，其中X轴是频率，Y轴是电压的DB值。图5是图3中比例电压产生器32输出的电压VRT1及VRB1在不同频率下的PSRR仿真图，其中X轴是频率，Y轴是电压的DB值，曲线38是电压VRT1，曲线39是电压VRB1。图6是图3中输出缓冲器34输出的参考电压VRT的PSRR仿真图，其中X轴是频率，Y轴是电压的DB值。图7是图3中输出缓冲器36输出的参考电压VRB的PSRR仿真图，其中X轴是频率，Y轴是电压的DB值。图4显示能隙参考电压电路30所输出的电压Vbg的DB值最大是在-28左右，而电压Vbg经比例电压产生器32放大后所得的电压VRT1及VRB1的DB值最大分别为-4及-6左右，如图5所示，所以，能隙参考电压电路30的PSRR远较比例电压产生器32良好，因此，若能直接由能隙参考电压电路30提供参考电压VRT1及VRB1，应能得到具有良好PSRR的参考电压VRT及VRB。然而，虽然能隙参考电压电路具有较佳的PSRR以及能提供无关温度变化的稳定电压的优点，但是，公知的能隙参考电压电路是利用双极性晶体管来产生电压，即使适当的设计双极性晶体管可以提供无关温度变化的电压，但公知的能隙参考电压电路仅能供应1.23V左右的电压。因此，一种能根据需要调整输出电压的参考电压产生电路，乃为所冀。
技术实现思路
本专利技术的目的之一，在于提出一种能根据需要调整输出电压的参考电压产生电路。根据本专利技术，一种参考电压产生电路包括一双极性晶体管接成一二极管，一电阻连接在该参考电压产生电路的输出端及双极性晶体管之间，一第一电流源供应一具有正温度系数的第一电流至该电阻，以及一第二电流源，供应一具有负温度系数的第二电流至该电阻。其中该第一电流源包括一第二双极性晶体管，接成一二极管，该第二双极性晶体管的发射极与基极之间具有一第一压差；一第三双极性晶体管，接成一二极管，该第三双极性晶体管的发射极与基极之间具有一第二压差；一第二电阻性组件，根据该第一及第二压差之间的差值大小产生一具有该正温度系数的第三电流；以及一电流镜，镜射该第三电流产生该第一电流。其中该第二电流源包括一第二双极性晶体管，具有一发射极、一集极及一基极连接该电阻性组件；以及一第二电阻性组件，连接在该第二双极性晶体管的发射极及基极之间，根据该第二双极性晶体管的发射极及基极之间的压差产生该第二电流。由于本专利技术增加了具有负温度系数的该第二电流至该电阻，因此，本专利技术可借由调整第一及第二电流与电阻得到所需要且几乎无关温度变化的参考电压。附图说明图1是公知的参考电压产生器；图2是另一公知的参考电压产生器；图3显示利用计算机软件设计的电路； 图4是图3中能隙参考电压电路30的输出电压Vbg的PSRR仿真图；图5是图3中比例电压产生器32输出的电压VRT1及VRB1的PSRR仿真图；图6是图3中参考电压VRT的PSRR仿真图；图7是图3中参考电压VRB的PSRR仿真图；图8是本专利技术的实施例；图9显示利用计算机软件设计的电路；图10是图9中参考电压VRB及VRT在不同温度时的仿真图；以及图11是图9中参考电压VRB及VRT在不同频率下的PSRR仿真图。符号说明10参考电压产生器12能隙参考电压电路14运算放大器16PMOS晶体管20参考电压产生器22NMOS晶体管30能隙参考电压电路32比例电压产生器34输出缓冲器36输出缓冲器38电压VRT1的曲线39电压VRB1的曲线40参考电压产生电路401自偏电路402PMOS晶体管404PMOS晶体管 406PMOS晶体管408PMOS晶体管410NMOS晶体管412NMOS晶体管414PMOS晶体管50参考电压产生电路52输出缓冲器54输出缓冲器60参考电压VRB1的曲线62参考电压VRT1的曲线64曲线60减去曲线62后所得的曲线70参考电压VRB1的曲线72参考电压VRT1的曲线具体实施方式图8是本专利技术的实施例，在参考电压产生电路40中，自偏电路401供应电流Iptat，PMOS晶体管402及双极性晶体管Q3串联在电源电压VDD及接地GND之间，PMOS晶体管404、电阻R3及双极性晶体管Q4串联在电源电压VDD及接地GND之间，PMOS晶体管414接成一电容，连接在参考电压产生电路40的输出端，以稳定参考电压Vref，其中PMOS晶体管402及404镜射电流Iptat分别产生电流I2及I1。在自偏电路401中，PMOS晶体管406及408与NMOS晶体管410及412形成两个串叠(cascode)的电流镜，双极性晶体管Q1经电阻R1连接NMOS晶体管412，双极性晶体管Q2则连接NMOS晶体管410，又NMOS晶体管410及412组成电流镜，因此节点A及B的电位相等，故可求得通过电阻R1的电流 Iptat＝(Veb2-Veb1)/R1公式1其中，Veb1是双极性晶体管Q1的发射极与基极之间的压差，Veb2是双极性晶体管Q2的发射极与基极之间本文档来自技高网...

【技术保护点】
一种参考电压产生电路，用以供应一无关温度变化的参考电压在一输出端，该参考电压产生电路包括：一双极性晶体管，接成一二极管；一电阻性组件，连接在该输出端及双极性晶体管之间；一第一电流源，供应一具有正温度系数的第一电流至该 电阻性组件；以及一第二电流源，供应一具有负温度系数的第二电流至该电阻性组件。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘宗泰，唐春安，郑乔任，
申请(专利权)人：义隆电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]