调节电路中阀值电压的结构和方法技术

一种用于补偿由于制程变化而导致的阈值电压变化的结构和方法。该结构包括被分为小块的电路，所述小块具有与制程变化相关的特性长度相对应的预定尺寸，局部电路位于每个电路小块中，且参考信号耦合到每个局部电路。局部电路响应于参考信号产生补偿信号，从而将各个小块的电参数调整为预定的值。

Structure and method for regulating threshold voltage in circuit

A structure and method for compensating for threshold voltage variations due to process variations. The structure includes is divided into small circuit blocks having a predetermined size, the characteristic length associated with a process change corresponding to the local circuit is located in each circuit block, and a reference signal coupled to each local circuit. The local circuit generates a compensating signal in response to the reference signal, thereby adjusting the electrical parameters of each bit to a predetermined value.

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路和用于补偿半导体集成电路的器件制程变化，即FET阈值电压(Vt)变化的方法。
技术介绍
在形成电路过程中通常考虑制程变化来设计半导体集成电路。具 体地说，假定制程变化，如此设计半导体集成电路，即它们在假定范 围的制程变化内以理想的性能可靠地工作。然而，因为很难假定器件 的性能变化，所以设计半导体集成电路所需的时间周期增加，必须给 出使半导体集成电路在最差情形中工作的时间裕度，由此设计的半导 体集成电路性能降低。最近提出了能补偿半导体集成电路的器件性能 变化的变化补偿电路，从而能使半导体集成电路表现出恒定的性能级 别。FET的阈值电压变化一般是一种由于快速热退火(RTA)的芯 片内变化而产生的器件性能变化。因为器件制造变化是半导体器件的 物理结构变化和化学组分的结果，所以由于不能完全消除制造误差， 这些变化根本不能避免。在模拟电路中通常利用电流镜来在芯片周围和之内的区域中精 确再现参考电压和电流。尽管阈值电压(Vt)必须跨过芯片匹配，但 公知的的是，由于RTA导致的大范围的芯片内制程变化，存在大范 围的Vt失配。公知的方案试图尽可能地保持晶体管的局部环境相同， 并使用物理上较大的晶体管来努力使失配最小化。因为这些大范围的 失配方案一般需要作用于非常大的区域上，所以发现这些方案惊人地 昂贵。
技术实现思路
依照本专利技术的一个方面， 一种结构包括被分为小块的电路，所述小块具有与制程变化相关的特性长度的一小部分相对应的预定尺寸， 局部电路位于每个电路小块中，且参考信号耦合到每个局部电路。局 部电路响应于参考信号产生补偿信号，从而将各个小块的电参数调整 为预定的值。依照本专利技术的另一个方面， 一种用于调节电路中阈值电压的方 法，其中在所述电路上具有制程变化，该方法包括将电路分为多个小 块，调节每个小块中的局部阈值。此外，在本专利技术的另一个方面中， 一种具有长度方向变化的参数 的电路，包括多个小块、耦合到每个小块的至少一个调节器、耦合到 所述至少一个调节器每一个的参考信号，所述至少一个调节器构造并 设置成给每个小块传送信号，从而长度方向变化的该参数对应于参考 信号的值。附图说明图1图解了依照本专利技术的被分为物理小块的电路； 图2a和2b分别图解了用于补偿nFET和pFET局部阈值电压的 调节器；图3a和3b分别图解了用于补偿nFET和pFET局部阈值电压的 可选择的调节器；和图4a和4b分别图解了用于补偿nFET和pFET局部阈值电压的 另一可选择的调节器。具体实施例方式本专利技术涉及一种电路，其构造并设置成对局部制程环境采样并调 整本体偏压，从而在芯片内保持与"主晶体管"匹配的阈值电压，这能 够使需要精确Vt匹配的电路，即电流镜精确工作。依照本专利技术的一 个实施方案，阱栅(well grid)被分为小块，这些小块是期望RTA长 度尺寸的一小部分，如尺寸的一半(例如线性尺寸)，并给每个小块 耦合至少一个电压调节器。依照本专利技术另一个实施方案，小块尺寸例 如为2mmx2mm，用于P且止RTA。如图1中所示，显示了集成电路芯片10,其中例如由于在形成芯片IO过程中由RTA导致的大范围的芯片内制程变化，晶体管阈值 电压Vt中的系统整体变化在距离上緩慢变化。因而，阈值的变化具 有长度比例，从而^^知的是跨过芯片IO产生Vt失配和变化。因此， 芯片10被分为多个小块11，其几何形状例如对应于RTA长度比例的 线性尺寸(和物理范围)的一半，例如2mmx2mm。通过小块11的 每行12, 13施加全局Vtref信号。然而，由于上述Vt失配，每个小 块中的局部Vt从全局Vtref值变化。因此，每个小块ll都包括至少 一个调节器14，优选包括两个调节器，该调节器耦合到局部阱(或背 栅)偏置栅极(bias grid)。在该点上，调节器14关注局部Vt与全 局Vtref值之间的变化，从而通过产生阱偏压(或本体偏压)补偿该 电路的变化，从而使局部Vt与全局Vtref值相同。此外，根据设计者希望的阈值电压的误差和指定的变化速度R 来确定小块ll的几何形状。在该点上，小块的尺寸xR小于或等于该 希望的误差。如上所述，本专利技术典型的实施方案利用2mmx2mm的小 块尺寸。依照本专利技术典型的实施方案，每个小块11都包括至少一个用于 修正小块局部Vt的调节器14。如图2a中所示，调节器20耦合到小 块11"，从而将小块ll"的局部Vt修正到与全局Vt ref值相同。图 2a中的调节器20设置作为nFET本体电压的扩散电阻器。如图所示， 放大器21通过电阻器22在"-"输入端接收全局Vt ref，通过晶体管23 在"+"输入端接收局部Vt。此外，任何常规电流源的电流源28耦合到 放大器21的"+"输入端，放大器21的输出端通过电阻器24反馈到"+" 输入端。通过跨过耦合到Vss的电阻器25的压降建立局部Vt,放大 器21的输出端耦合到小块ll"的nFET26和27，从而调整阱或本体 偏压Vb，从而使Vt与全局Vtref值相同。尽管该典型实施方案用于 nFET，但应当理解，在小块ll中可使用pFET的第二个调节器，或 者根据nFET偏压局部推断pFET的值。就是说，通过测量nFET的 偏差，可合理预测pFET变化所必需的补偿。除了电流源28和放大器21之夕卜，以与模拟电路设计中熟练技术人员一致并熟悉的方式设计包含电阻器22, 23， 24和25的电路细节， 从而实现对晶体管26和27进行Vt调整的修正级别。特别是，通过 电阻器24与电阻器23的比率来放大响应于制程变化的电阻器25处 的电压变化，并通过本体效应系数(body effect coefficient) dVt/dVb， 即Vt中的变化除以本体偏压Vb中的变化，将其转换为晶体管26中 的Vt变化。因而，如果例如跨过电阻器25的电压变化10mV对应于 晶体管26处所需的30mV的Vt调整，则与电阻器24和电阻器23的 比率对应的因素xdVt/dVbxlOmV必须等于30mV。当用第二个全局vt ref和互补调节器调整pFET时，可使用图 2b中所示的调节器20，。调节器20，耦合到小块11",从而将小块11" 的局部Vt修正为与全局Vt ref值相同。图2b中的调节器20，设置作 为用于pFET本体电压的扩散电阻器调节器。如图所示，放大器21， 通过电阻器22，在"-"输入端接收全局Vt ref,通过电阻器23，在"+，，输 入端接收局部Vt。此外，任何常规电流源的电流源28，耦合到放大器 21，的"+"输入端，放大器21，的输出端通过电阻器24，反馈到"+"输入 端。通过跨过耦合到Vdd的电阻器25，的压降建立局部Vt，放大器 21，的输出端耦合到小块ll"的pFET26，和27，，从而调整阱或本体偏 压Vb，以使Vt与全局Vtref值相同。在图3a所示的可选择的实施方案中，调节器30耦合到小块 11"，，从而将小块ll"，的局部Vt修正为与全局Vtref值相同。图3a 中的调节器30设置作为用于nFET本体电压的驱动电流调节器。如 图所示，放大器31通过电阻器32在"-"输入端接收全局Vt ref，通过 电阻器33在"+"输入端接收局部Vt。此外，任何常规电流源的电流本文档来自技高网...

【技术保护点】
一种结构，包括：　　　　被分为小块的电路，所述小块具有与制程变化相关的特性长度相对应的预定的物理尺寸；　　　　位于每个电路小块中的局部电路；和　　　　耦合到每个局部电路的参考信号，　　　　其中所述局部电路响应于所述参考信号产生补偿信号，从而将各个小块的电参数调整为预定的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：艾德华J诺瓦克，小威廉F克拉克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]