屏蔽装置及集成电路制造方法制造方法及图纸

特别对具有两部分区域（１６，１８），其中各部分区域（１６，１８）系包含用于集成电路装置之图案之屏蔽装置作解释。一部分区域（１６）系被一辅助图案帧（４６）环绕。另一部分区域（１８）系被另一辅助图案帧（７６）环绕。藉由使用该帧（４６，７６）可达成简单制造。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术系有关包含载体基板，例如玻璃基板。载体基板系运载可预定集成电路装置图案之石版印刷图案，例如互连进程，接触孔或所谓孔径位置，或掺杂区域位置。再者，校准复数石版印刷平面所需之辅助图案系被安置于该载体基板上。已出版日本专利申请案JP 11329937 A系揭示网线数据库被两校准系统使用之石版印刷系统。安置电路装置于网袋上之方法或特别是小系列熟练制造方法并不被详述。本专利技术目的系详述促使电路装置被以低制造支出来制造之简单屏蔽装置及简单方法。再者，预期详述相关资料记录及相关程序。有关屏蔽装置之目的系藉由具有被详述于权利要求1特征之屏蔽装置来达成。依据本专利技术之屏蔽装置系包含被安置于至少两部分区域，也就是两、三或三个以上中部分区域中之石版印刷图案。为了较佳理解，此后开始仅参考两部分区域。各部分区域系包含集成电路装置图案。本专利技术系以藉由简单方式熟练安置可校准复数石版印刷平面之辅助图案，以便使用单组屏蔽选择性制造大量制造中之至少两不同电路装置之一而不造成硅区域相当大损失之考量为基础。因此，依据本专利技术之屏蔽装置上系具有两类型可校准复数石版印刷平面之辅助图案，亦即-制造一电路装置而不同时制造另一电路装置期间之校准复数石版印刷平面之第一辅助图案，-制造另一电路装置而不同时制造该一电路装置期间之校准复数石版印刷平面之第二辅助图案。即使仅两辅助图案被呈现，这些可以两电路装置可藉由如选择部分图案被同时制造之方式来组合。附加之一发展中-同时制造两电路装置期间之校准复数石版印刷平面之第三辅助图案。第三辅助图案意指同时制造两电路装置期间不需任何第一辅助图案及第二辅助图案之任何组合。于是，不需有关该组合之任何方法，例如编程方法。因此，由于两类型辅助图案或由于三个不同类型辅助图案，及由于屏蔽不被暴露之部分区域或选择被暴露之一部份区域或被暴露之复数部份区域，系可以不同方式执行三个不同制造方法，亦即独立制造一电路装置或另一电路装置及同时制造两者或所有电路装置。特别是，可制造彼此相异产品电路装置之预定电路装置图案系被安置于屏蔽装置上。制造少量半导体晶圆之制造准备阶段或图案制造阶段，例如藉助第三辅助图案同时制造所有被安置于屏蔽装置上之电路装置阶段系适合以检查所有电路装置设计。相对地，制造大量半导体晶圆，如25半导体晶圆以上之制造阶段，因为另一电路装置可以少许支出来屏蔽，所以藉由第一及第二辅助图案仅制造该两电路装置之一而不需半导体晶圆上之另一电路装置空间系轻易可行。虽然屏蔽，但第一辅助图案或第二辅助图案仍可确保以非常紧密容限执行半导体制造之校准。屏蔽装置之一发展中，第一辅助图案系被安置于一部份区域处且较佳亦于一部份区域中，但较佳非于其它位置处。第二辅助图案系被安置于另一部份区域处且较佳亦于另一部份区域中，但较佳非于其它位置处。第三辅助图案系被安置于两个或复数部份区域所形成之全部区域处及亦于全部区域内。于是，辅助图案及相关辅助图案被其使用之制造之相关区域之间系具有紧密空间关系。若辅助图案被安置于半导体晶圆被分割为复数片或芯片之分割区域，则辅助图案并不需半导体晶圆上之任何附加空间要求。另一发展中，特别是部分区域之间，第一辅助图案系被安置于不同于第二辅助图案者之位置处。此方法确保辅助图案清楚分配至部份区域。可替代或除此之外，第三辅助图案系被安置于不同于第一辅助图案及第二辅助图案者之位置处。特别是，第三辅助图案系被安置较第一辅助图案及第二辅助图案更接近屏蔽装置边缘。然而，辅助图案多重使用亦可行，如第一辅助图案及第三辅助图案。下一发展中，各例中辅助图案系被安置接近被分配至它们之部份区域角落。经验显示角落中之映像误差最大，所以预定容限必须被顺从系正确地。四角区域例中，若辅助图案被放置于所有四个角落中，则校准方法系可以简单方法来执行。若区域中样具有另一辅助图案，则例如当决定穿越所有辅助图案之平面位置时，该校准可被促进。若辅助图案被放置于稍后被映像至锯齿线之位置，则此意指辅助图案被放置接近该角落及相关区域外侧。下一发展中，各例中辅助图案系包含至少一校准标记及至少一重叠标记。校准标记系促进屏蔽装置及半导体晶圆上部分已被制造之集成电路装置之校准。例如，校准标记系为十字状或校准标记系包含彼此被平行安置之复数条棒。然而，其它校准标记亦可行。重叠标记系促进检查藉助屏蔽装置被执行之放射偏移。例如，重叠标记系包含被填入或保持开启之至少一帧或至少一矩形或方形区域。藉由该重叠标记，可制造所谓盒中盒(box-in-box)结构并于抗阻剂照射期间使用它们做顺从容限之顺从测试。若照射期间偏移过大，则抗阻剂系被移除。此后，新抗阻剂层系被敷设及照射或曝光。下一发展中，屏蔽装置额外包含被空间分配至部分区域或全部区域之测试图案。例如，各区域系具有被用来制造各例中仅包含少量晶体管，如一百或一百以下晶体管之十个独立电路装置之测试图案。无晶体管之测试电路亦被使用。例如，合适测试电路装置系为振荡器电路。一改进中，测试图案同样地被安置于被映像至锯齿线区域之区域。测试图案多重使用亦可行，例如被安置于第一测试图案及第二测试图案之部分区域间之测试图案，及第一测试图案及第三测试图案或第二测试图案及第三测试图案之屏蔽装置边缘区域中之测试图案。屏蔽装置下一发展中，第一辅助图案及第一测试图案系形成一部份区域周源之一帧。第二辅助图案及第二测试图案系形成另一部份区域周源之另一帧。第三帧系藉由第三辅助图案及该两帧周围之第三测试结构来形成。帧中之辅助图案及测试图案安置系可避免简单方式制造期间之测试图案混乱。下一发展中，屏蔽装置系为被用于1∶1照射之屏蔽，也就是说被安置于屏蔽上之图案系于曝光期间被转移为相同大小之抗阻剂。替代发展中，屏蔽装置系为如比率4∶1或5∶1缩小用于照射之所谓网线。为了照射或曝光，晶圆步进对准曝光器或晶圆扫描仪系被用于屏蔽例及网线例中。屏蔽装置下一发展中，具有彼此相异互连组件之集成电路石版印刷图案系被安置于部分区域中。可替代或除此之外，具有相等组件互等接线之复数电路装置之图案系被安置于部分区域中。例如，依据基本版本用于硬盘个别控制器之四个控制电路系被放置于第一部分区域中，而具有如集成依电性内存之扩充功能版本之个别控制器之三个控制电路系被放置于第二部分区域中。藉由此法，相同类型复数电路装置系可于被选择产品电路稍后制造期间同时曝光。屏蔽装置另一发展中，两部分区域之间系具有较佳为第一填充图案及第二填充图案之填充图案。一改进中，第一填充图案系环绕或包围第一部分区域，第一辅助图案及第一测试图案，而非第二部分区域，第二填充图案，第二测试图案及第二辅助图案。一改进中，第二填充图案系环绕或包围第二部分区域，第二辅助图案及第二测试图案。然而，第一部分区域，第一填充图案，第一辅助图案及第一测试图案并不被第二填充图案环绕。该填充结构系为如彼此等距之条形或方形。此发展系以选择屏蔽装置上特定产品之电路装置，其它图案仅可以装置递增支出被明显屏蔽之考量为基础。若递增支出不被消耗，则具有交叉区域，然而，填充图案可以简单方式安置，所以该交叉区域很少干扰。填充图案亦特别适用于具有小于0.35或0.25微米之最小特征尺寸之先进互补金属氧化半导体(CMOS)技术，以确保促进制程之半导体晶圆结构同构型。较不严苛同构型要求技本文档来自技高网...

【技术保护点】
一种制造集成电路装置之屏蔽装置（１０），具有一载体基板（１２），具有被该载体基板（１２）运载且被安置于至少两部分区域（１６，１８）之石版印刷图案，其中各部分区域（１６，１８）系包含用于集成电路装置（Ａ，Ｂ）之图案，具 有可于制造一电路装置（Ａ）而不同时制造另一电路装置（Ｂ）期间校准复数石版印刷平面之第一辅助图案（２０），具有可于制造另一电路装置（Ｂ）而不同时制造该一电路装置（Ａ）期间校准复数石版印刷平面之第二辅助图案（５０）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J弗罗因德，M斯特特，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]