集成电路（IC）器件制造技术

一种集成电路(IC)器件，包括：线结构，包括形成在衬底上的导线和下绝缘覆盖图案；绝缘间隔物，覆盖线结构的侧壁；导电插塞，沿第一水平方向与所述导线间隔开；下绝缘围栏，在第一水平方向上与所述导线间隔开，下绝缘围栏具有与所述导电插塞接触的侧壁；以及上绝缘围栏，包括覆盖所述下绝缘覆盖图案的第一部分和覆盖所述下绝缘围栏的第二部分，其中所述第二部分在垂直于所述第一水平方向的第二水平方向上的宽度不同于所述下绝缘围栏在所述第二水平方向上的宽度。

Integrated circuit (IC) devices

【技术实现步骤摘要】
集成电路（IC）器件相关申请的交叉引用本申请要求于2018年12月12日在韩国知识产权局提交的韩国专利申请No.10-2018-0160350的优先权，该申请的公开内容通过引用全部并入本文中。
本专利技术构思涉及集成电路(IC)器件，更具体地，涉及包括彼此相邻的多个导电图案的IC器件。
技术介绍
最近，随着集成电路器件迅速小型化，多个布线之间的间隔被减小。因此，由于布置在多个布线之间的多个接触插塞所占据的面积逐渐减小，因此难以确保集成电路器件包括足够的接触面积。因此，需要开发一种集成电路器件，其具有可以防止在有限面积内以高密度布置的导电图案之间发生不希望的短路并且还可以确保足够的接触面积的结构。
技术实现思路
本专利技术构思提供了一种集成电路(IC)器件，其具有可以通过以下手段来改善可靠性的结构：确保足够的绝缘距离，所述绝缘距离能够防止由于IC器件的小型化而导致的在具有较小单位单元尺寸的IC器件中的有限面积内形成的多个导电图案之间发生短路；并还确保了多个导电图案的足够的接触面积。根据一个方面，本公开涉及一种集成电路(IC)器件，包括：线结构，包括形成在衬底上的导线和覆盖所述导线的下绝缘覆盖图案；绝缘间隔物，覆盖线结构的侧壁；导电插塞，在第一水平方向上与所述导线间隔开，在所述导电插塞与所述导线之间具有绝缘间隔物；下绝缘围栏，在第一水平方向上与所述导线间隔开，在所述下绝缘围栏和所述导线之间具有绝缘间隔物，下绝缘围栏具有与所述导电插塞接触的侧壁；以及上绝缘围栏，包括覆盖所述下绝缘覆盖图案的上表面的第一部分和覆盖所述下绝缘围栏的上表面的第二部分，其中所述第二部分在垂直于所述第一水平方向的第二水平方向上的宽度不同于所述下绝缘围栏在所述第二水平方向上的宽度。根据一个方面，本公开涉及一种集成电路(IC)器件，包括：一对线结构，包括在衬底上彼此平行延伸并在第一水平方向上彼此相邻的一对导线和覆盖所述一对导线的一对下绝缘覆盖图案；多个导电插塞，插入在所述一对线结构之间；多个下绝缘围栏，与所述一对导线之间的所述多个导电插塞交替，使得一个下绝缘围栏位于两个相邻的导电插塞之间；以及上绝缘围栏，具有网状结构，该网状结构与所述一对下绝缘覆盖图案中的每一个的上表面和所述多个下绝缘围栏中的每一个的上表面接触。根据一个方面，本公开涉及一种集成电路(IC)器件，包括：多条导线，在衬底上彼此平行地延伸；多个下绝缘覆盖图案，覆盖多条导线；多个导电插塞，插入在多条导线之间，使得一个导电插塞位于两条相邻的导线之间；多个导电接地焊盘，形成在所述多个导电插塞上；多个下绝缘围栏，插入在所述多条导线之间，使得一个下绝缘围栏位于两条相邻的导线之间，所述多个下绝缘围栏包括与所述多个导电插塞的相应侧壁接触的侧壁；和上绝缘围栏，具有覆盖所述多个下绝缘覆盖图案和所述多个下绝缘围栏的网状结构，并包括多个孔，所述多个导电接地焊盘穿透所述多个孔。附图说明根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：图1是用于解释根据本专利技术构思的一些示例实施例的集成电路(IC)器件的存储器单元阵列区域的主要组件的示意性平面布局；图2A是用于解释根据本专利技术构思的示例实施例的IC器件的横截面图，且图2B是图2A的一些区域的放大的横截面图；图3是用于解释根据本专利技术构思的其他示例实施例的IC器件的横截面图；图4A至图4Q是用于解释根据本专利技术构思的示例实施例的制造IC器件的方法的横截面图；图5A至图5D是示出形成图4G中所示的多个绝缘间隔物的方法的顺序工艺的横截面图；图6A至图6H分别是图4J至图4Q的一些区域的放大的横截面图；图7A至图7D是用于解释根据本专利技术构思的其他示例实施例的制造IC器件的方法的横截面图；图8和图9分别是用于解释根据本专利技术构思的其他示例实施例的制造IC器件的方法的横截面图；和图10A至图10E是用于解释根据本专利技术构思的其他示例实施例的制造IC器件的方法的横截面图。具体实施方式下文中，将参考其中示出本专利技术构思的示例性实施例的附图来更全面地描述本专利技术构思。附图中类似的附图标记表示类似的要素，并且将因此将省去它们的描述。图1是用于解释根据本专利技术构思的一些示例实施例的集成电路(IC)器件10的存储器单元阵列区域的主要组件的示意性平面布局。参考图1，在IC器件10中，多个有源区ACT可以布置为在平面上在相对于X方向和Y方向的倾斜方向上纵向延伸。多条字线WL可以跨越多个有源区ACT在X方向上彼此平行地纵向延伸。在多条字线WL上，多条位线BL可以在与X方向相交的Y方向上彼此平行地纵向延伸。多条位线BL可以经由直接接触部DC连接到多个有源区ACT。被描述为在特定方向上“纵向”延伸的物品、层或者物品或层的部分具有在特定方向上的长度和与该方向垂直的宽度，其中长度大于宽度。多个掩埋接触部BC可以形成在多条位线BL中彼此相邻的两条位线BL之间。可以在多个掩埋接触部BC上形成多个导电接地焊盘LP。多个掩埋接触部BC和多个导电接地焊盘LP可以将形成在多条位线BL上的电容器的底部电极(未示出)连接到有源区ACT。多个导电接地焊盘LP中的每一个可以布置成至少部分地覆盖掩埋接触部BC。图2A是用于解释根据本专利技术构思的示例实施例的IC器件的横截面图，且图2B是图2A的一些区域的放大的横截面图。在图2A中，(a)是对应于沿图1的线A-A′截取的横截面的部分的一些组件的横截面图，并且(b)是与沿图1的线B-B′截取的横截面对应的部分的一些组件的横截面图。在图2B中，(a-1)是图2A中的点划线区域SP1的放大横截面图，并且(a-2)是图2A中的点划线区域SP1的Y方向上的一部分的一些组件的放大横截面图，例如，对应于沿图1的线Y-Y′截取的横截面的部分。图2A和图2B中所示的IC器件100可以构成图1所示的IC器件10的一部分。IC器件100包括衬底110，其中多个有源区ACT由隔离层112限定。在形成于衬底110中的隔离沟槽T1内形成隔离层112。根据一些示例实施例，衬底110可以包括硅，例如，单晶硅、多晶硅或非晶硅。根据一些其他示例实施例，衬底110可以包括选自Ge、SiGe、SiC、GaAs、InAs和InP中的至少一种。根据一些示例实施例，衬底110可以包括导电区域，例如杂质掺杂阱或杂质掺杂结构。在衬底110中形成多个字线沟槽T2，每个字线沟槽T2在第一水平方向(X方向)上纵向延伸，并且在多个字线沟槽T2内形成多个栅极介电层116、多条字线118和掩埋绝缘层120。多条字线118可以对应于图1的多条字线WL。按照所述顺序在衬底110上形成第一绝缘层122、第二绝缘层124和第三绝缘层126。第三绝缘层126在X方向上的宽度可以小于第一绝缘层122和第二绝缘层124中的每一个在X方向上的宽度。第一栅极绝缘层122、第二栅极绝缘层124和第三栅极绝缘层126中的每一个可以包括氧化物层、氮化本文档来自技高网...

【技术保护点】
1.一种集成电路IC器件，包括：/n线结构，包括形成在衬底上的导线和覆盖所述导线的下绝缘覆盖图案；/n绝缘间隔物，覆盖所述线结构的侧壁；/n导电插塞，在第一水平方向上与所述导线间隔开，在所述导电插塞与所述导线之间具有所述绝缘间隔物；/n下绝缘围栏，在所述第一水平方向上与所述导线间隔开，在所述下绝缘围栏和所述导线之间具有所述绝缘间隔物，所述下绝缘围栏具有与所述导电插塞接触的侧壁；以及/n上绝缘围栏，包括覆盖所述下绝缘覆盖图案的上表面的第一部分和覆盖所述下绝缘围栏的上表面的第二部分，其中所述第二部分在垂直于所述第一水平方向的第二水平方向上的宽度不同于所述下绝缘围栏在所述第二水平方向上的宽度。/n

【技术特征摘要】
20181212 KR 10-2018-01603501.一种集成电路IC器件，包括：
线结构，包括形成在衬底上的导线和覆盖所述导线的下绝缘覆盖图案；
绝缘间隔物，覆盖所述线结构的侧壁；
导电插塞，在第一水平方向上与所述导线间隔开，在所述导电插塞与所述导线之间具有所述绝缘间隔物；
下绝缘围栏，在所述第一水平方向上与所述导线间隔开，在所述下绝缘围栏和所述导线之间具有所述绝缘间隔物，所述下绝缘围栏具有与所述导电插塞接触的侧壁；以及
上绝缘围栏，包括覆盖所述下绝缘覆盖图案的上表面的第一部分和覆盖所述下绝缘围栏的上表面的第二部分，其中所述第二部分在垂直于所述第一水平方向的第二水平方向上的宽度不同于所述下绝缘围栏在所述第二水平方向上的宽度。


2.根据权利要求1所述的IC器件，其中所述上绝缘围栏的所述第二部分在所述第二水平方向上的宽度小于所述下绝缘围栏在所述第二水平方向上的宽度。


3.根据权利要求1所述的IC器件，其中所述上绝缘围栏的所述第二部分在所述第二水平方向上的宽度大于所述下绝缘围栏在所述第二水平方向上的宽度。


4.根据权利要求1所述的IC器件，其中所述下绝缘围栏和所述上绝缘围栏由相同材料形成。


5.根据权利要求1所述的IC器件，其中所述下绝缘围栏和所述上绝缘围栏由不同材料形成。


6.根据权利要求1所述的IC器件，其中所述导电插塞的上表面的高度低于所述下绝缘栅和所述上绝缘围栏之间的界面的高度。


7.根据权利要求1所述的IC器件，其中所述导电插塞的上表面的高度高于所述下绝缘栅和所述上绝缘围栏之间的界面的高度。


8.根据权利要求1所述的IC器件，还包括：
导电接地焊盘，布置在所述导电插塞上，以与所述导电插塞竖直重叠，
其中所述导电接地焊盘包括被所述上绝缘围栏围绕的部分。


9.根据权利要求8所述的IC器件，其中所述导电接地焊盘包括覆盖所述上绝缘围栏的上表面的部分。


10.一种集成电路IC器件，包括：
一对线结构，包括在衬底上彼此平行延伸并在第一水平方向上彼此相邻的一对导线和覆盖所述一对导线的一对下绝缘覆盖图案；
多个导电插塞，插入在所述一对线结构之间；
多个下绝缘围栏，与所述一对导线之间的所述多个导电插塞交替，使得一个下绝缘围栏位于两个相邻的导电插塞之间；以及
上绝缘围栏，具有网状结构，所述网状结构与所述一对下绝缘覆盖图案中的每一个的上表面和所述多个下绝缘围栏中的每一个的上表面接触。


11.根据权利要求10所述的IC器件，其中所述上绝缘围栏的与所述多个下绝缘围栏接触的部分...

【专利技术属性】
技术研发人员：安浚爀，李明东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR